[实用新型]一种忆阻器仿真模型

说明书

本实用新型公开了一种忆阻器仿真模型，包括忆阻器等效电阻R1、受控电压源V1至V3、电阻R2至R6、电容C、第一运放和第二运放。忆阻器等效电阻R1的一端与受控电压源V1的正极相连；受控电压源V2的负极接地，受控电压源V2的正极与电阻R2的一端相连，电阻R2的另一端分别于第一运放的反相输入端、电容C的一端相连，电容C的另一端与第一运放的输出端相连，第一运放的正相输入端接地；受控电压源V3的负极接地，受控电压源V3的正极与电阻R3的一端相连，电阻R3的另一端分别于第二运放的反相输入端、电阻R4的一端相连，电阻R4的另一端与第二运放的输出端相连，第二运放的正相输入端分别于电阻R5、电阻R6的一端相连，电阻R6的另一端接地。

技术领域

本实用新型涉及一种忆阻器仿真模型，属于电路设计领域。

背景技术

随着集成电路工艺尺寸向几纳米量级不断靠近，在基于互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)晶体管的集成电路制造技术中，摩尔定律受到了严重的挑战。新型纳米级器件的寻找成了延续摩尔定律的关键。其中，由Chua在1971年提出的，除电阻R、电感L和电容C以外的第四种基本元件-忆阻器M被认为是最有可能延续摩尔定律的关键器件之一。可是，直到2008年惠普实验室才公开了一种P_t-TiO_2-P_t三明治结构的实物忆阻器，并给出了边界迁移模型来解释该忆阻器的工作原理。精确的Spice仿真模型有利于帮助忆阻器研发人员构建忆阻器电路。可是，现有的Spice模型只有在电路上电时(时间t＝0时)，输入正弦电压信号相位是0的情况下，其i-v曲线才能体现出忆阻器固有的捏滞回曲线特征；否则，该Spice模型的i-v曲线显示为非捏滞回曲线的斜线，不能实现忆阻器百分之百的仿真。

实用新型内容

本实用新型所要解决的技术问题是提供一种忆阻器仿真模型，以受控源和理想运放为主要元件直接实现了忆阻器的边界迁移模型。

本实用新型为解决上述技术问题采用以下技术方案：

一种忆阻器仿真模型，包括忆阻器等效电阻R1、受控电压源V1至V3、电阻R2至R6、电容C、第一运放和第二运放；

忆阻器等效电阻R1的一端与受控电压源V1的正极相连；

受控电压源V2的负极接地，受控电压源V2的正极与电阻R2的一端相连，电阻R2的另一端分别于第一运放的反相输入端、电容C的一端相连，电容C的另一端与第一运放的输出端相连，第一运放的正相输入端接地；

受控电压源V3的负极接地，受控电压源V3的正极与电阻R3的一端相连，电阻R3的另一端分别于第二运放的反相输入端、电阻R4的一端相连，电阻R4的另一端与第二运放的输出端相连，第二运放的正相输入端分别与电阻R5、电阻R6的一端相连，电阻R6的另一端接地。

进一步，第二运放的正电源端接1V电压，负电源端接0V。

进一步，受控电压源V1的电压值为(R_ON-R_OFF)x(t)i(t)，其中：R_ON为忆阻器低阻值状态下的低阻值电阻，R_OFF为忆阻器高阻值状态下的高阻值电阻，w(t)为t时刻掺杂区的宽度，D为忆阻器长度，i(t)为t时刻流经忆阻器的电流。

进一步，受控电压源V2的电压值为i(t)，其中i(t)为t时刻流经忆阻器的电流。

进一步，受控电压源V3的电压值为kq(t)，其中：R_ON为忆阻器低阻值状态下的低阻值电阻，μ_V为忆阻器中的载流子的迁移率，D为忆阻器长度，q(t)为t时刻流经忆阻器的累计电荷量。

本实用新型采用以上技术方案与现有技术相比，具有以下技术效果：