[实用新型]一种基于ASI总线的扩展系统有效

专利信息
申请号: 202020836312.7 申请日: 2020-05-19
公开(公告)号: CN212061144U 公开(公告)日: 2020-12-01
发明(设计)人: 方立国;王慈;谢杨琛;吕岳 申请(专利权)人: 嘉兴善索智能科技有限公司
主分类号: G06F13/38 分类号: G06F13/38;G06F13/40
代理公司: 上海硕力知识产权代理事务所(普通合伙) 31251 代理人: 郭桂峰
地址: 314500 浙江省嘉兴市桐*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 基于 asi 总线 扩展 系统
【权利要求书】:

1.一种基于ASI总线的扩展系统,包括ASI主站以及从站,其特征在于,所述从站包括协议转化模块和MCU模块,其中:

协议转化模块用以将ASI总线上的正弦平方模拟信号与MCU模块的数字信号进行相互转换;

MCU模块接收外部输入端的信号读入并处理之后,转化成设定的从站响应格式传至协议转化模块。

2.如权利要求1所述的系统,其特征在于,所述协议转化模块与MCU模块之间连接的输入接口为D0(i)、D1(i)、D2(i)、D3(i),输出接口为D0(o)、D1(o)、D2(o)、D3(o)。

3.如权利要求2所述的系统,其特征在于,当协议转化模块与MCU模块之间为串行进行扩展通信模式时,其接口为:

D0(i)为串行串行时钟线;

D1(i)为串行串行数据线;

D2(o)为选中线;

其中:

当D2(o)为低电平时,串行时钟线和串行数据线的逻辑关系为:

(1)、当串行时钟线处于低电平,串行数据线也处于低电平时,代表当前传输的为数据“1”;

(2)、当串行时钟线处于低电平,而串行数据线处于高电平时,代表当前传输的为数据“0”;

(3)、当串行时钟线处于高电平,而串行数据线处于低电平时,代表当前为两个传输数据中间的间隔位;

当D2(o)为高电平时,MCU模块不与从站进行通信,串行时钟线与串行数据线均处于高电平,当前无数据传输,处于空闲状态。

4.如权利要求2所述的系统,其特征在于,当协议转化模块与MCU模块之间为并行进行扩展通信模式时,其接口为:

D0(o):数据选择位0;

D1(o):数据选择位1;

D2(o):数据选择位2;

D3(o):地址选择位;

D0(i):数据位DI0 DI4 DI8 DI12 DI16 DI20 DI24 DI28;

D1(i):数据位DI1 DI5 DI9 DI13 DI17 DI21 DI25 DI29;

D2(i):数据位DI2 DI6 DI10 DI14 DI18 DI22 DI26 DI30;

D3(i):数据位DI3 DI7 DI11 DI15 DI19 DI23 DI27 DI31;

当数据选择位D0(o)、D1(o)、D2(o)构成的值不同时,将对应的数据位的数据传输至ASI主站。

5.如权利要求1所述的系统,其特征在于,所述MCU模块为stm32f030。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于嘉兴善索智能科技有限公司,未经嘉兴善索智能科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202020836312.7/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top