[实用新型]一种可控硅型静电放电器件及集成电路

权利要求书

1.一种可控硅型静电放电器件，其特征在于，包括：

衬底；

P阱区，位于所述衬底中；

漂移区，位于所述衬底中，且与所述P阱区无交叠；

第一P掺杂区和第一N掺杂区，位于所述P阱区中，所述第一P掺杂区较所述第一N掺杂区远离所述漂移区；

第一N阱区和第二N阱区，位于所述漂移区中，且彼此间距大于零；

第二P掺杂区和第二N掺杂区，分别位于所述第一N阱区和所述第二N阱区中，所述第二P掺杂区较所述第二N掺杂区靠近所述P阱区；

栅氧化层，设置在所述P阱区和所述N阱区之间，一端与所述第一N掺杂区接触，另一端与所述第二P掺杂区接触；

多晶硅层，设置在所述栅氧化层上。

2.根据权利要求1所述的可控硅型静电放电器件，其特征在于，

所述第一N阱区与所述第二N阱区的间距可调节。

3.根据权利要求1所述的可控硅型静电放电器件，其特征在于，

所述第一P掺杂区、所述第一N掺杂区和所述栅氧化层均与所述可控硅型静电放电器件的阴极电连接，所述第二P掺杂区和所述第二N掺杂区均与所述可控硅型静电放电器件的阳极电连接。

4.根据权利要求1所述的可控硅型静电放电器件，其特征在于，

所述栅氧化层包括连续的第一段和第二段，所述第一段的厚度小于所述第二段的厚度，所述第一段延伸至所述第一N掺杂区，所述第二段延伸至所述第二P掺杂区，所述第二段位于所述漂移区中。

5.根据权利要求4所述的可控硅型静电放电器件，其特征在于，

所述多晶硅层为与所述栅氧化层相匹配的阶梯结构，且完全覆盖所述第一段，部分覆盖所述第二段。

6.根据权利要求1所述的可控硅型静电放电器件，其特征在于，

所述P阱区与所述漂移区的间距大于零。

7.一种集成电路，其特征在于，包括：

根据权利要求1至6任一项所述的可控硅性静电放电器件。