[实用新型]基于FPGA的多协议分析仪

说明书

本实用新型公开了一种基于FPGA的多协议分析仪，包括：FPGA、低速连接器、高速连接器、开关、缓冲器、PC以及DDR；所述低速连接器通过所述开关可切换地连接至所述缓冲器的一端或所述FPGA的第一I/O口，所述缓冲器的另一端连接至所述FPGA的第二I/O口，所述高速连接器连接至所述FPGA的第三I/O口，所述FPGA通过USB接口与所述PC连接，所述FPGA与所述DDR连接；其中，所述低速连接器和所述高速连接器分别用于接收不同协议的待测信号。实现了在一个仪器中集成多种协议的采集分析功能，支持多种协议信号的数据抓取。同时，与多个专用的协议分析仪相比，本实施例提供的多协议分析仪的成本也大大降低。

技术领域

本实用新型涉及计算机技术领域，特别涉及一种基于FPGA(Field ProgrammableGate Array，现场可编程逻辑门阵列)的多协议分析仪。

背景技术

随着电子设备功能的不断增强，外设接口越来越多，同一个系统中，可能包含多种通信协议。但是由于系统集成度以及尺寸的要求，整体走线的冗余度越来越小。如果在PCB设计时，没有处理好对应的走线，那么后期很容易出现通信异常等现象。这个时候需要相应的Debug仪器，比如示波器、协议分析仪等设备。但是示波器的存储深度、价格以及协议分析仪的功能单一、价格等因素，往往导致分析手段受限。

实用新型内容

本实用新型要解决的技术问题是为了克服现有技术中的上述缺陷，提供一种基于FPGA的多协议分析仪。

本实用新型是通过下述技术方案来解决上述技术问题的：

一种基于FPGA的多协议分析仪，包括：FPGA、低速连接器、高速连接器、开关、缓冲器、PC(Personal Computer，个人计算机)以及DDR(双倍速率同步动态随机存储器)；

所述低速连接器通过所述开关可切换地连接至所述缓冲器的一端或所述FPGA的第一I/O口，所述缓冲器的另一端连接至所述FPGA的第二I/O口，所述高速连接器连接至所述FPGA的第三I/O口，所述FPGA通过USB接口与所述PC连接，所述FPGA与所述DDR连接；

其中，所述低速连接器和所述高速连接器分别用于接收不同协议的待测信号。

较佳地，所述低速连接器用于接收I2C(Inter－Integrated Circuit，集成电路总线)信号或者SPI(Serial Peripheral Interface，串行外设接口)信号。

较佳地，所述高速连接器用于接收LVDS(Low-Voltage Differential Signaling，低电压差分信号)信号。

较佳地，所述FPGA用于根据待测信号的电压向所述开关输出不同的控制信号，以控制所述开关可切换地连接至所述缓冲器的一端或所述FPGA的第一I/O口。

在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本实用新型各较佳实例。

本实用新型的积极进步效果在于：通过设置低速连接器和高速连接器，以及低速连接器通过所述开关可切换地连接至所述缓冲器的一端或所述FPGA的第一I/O口，所述缓冲器的另一端连接至所述FPGA的第二I/O口，所述高速连接器连接至所述FPGA的第三I/O口，所述FPGA通过USB接口与所述PC连接，所述FPGA与所述DDR连接，实现了在一个仪器中集成多种协议的采集分析功能，支持多种协议信号的数据抓取。同时，与多个专用的协议分析仪相比，本实施例提供的多协议分析仪的成本也大大降低。

附图说明

图1为本实用新型实施例提供的一种基于FPGA的多协议分析仪的结构框图。

具体实施方式

下面通过实施例的方式进一步说明本实用新型，但并不因此将本实用新型限制在所述的实施例范围之中。