[实用新型]一种晶体振荡器电路

说明书

本实用新型实施例公开了一种晶体振荡器电路，包括：第一放大器、第二放大器和低压差线性稳压器LDO；第一放大器的信号输出端与第二放大器的信号输入端相连；第一放大器的信号输入端和信号输出端之间并联有晶体；第一放大器的信号输入端与地之间串联有第一电容，第一放大器的信号输出端与地之间串联有第二电容；第二放大器的信号输出端为晶体振荡器电路的时钟信号输出端；第一放大器包括N个相互并联的第一MOS电路；第一MOS电路包括：至少一个第一PMOS管和至少一个第一NMOS管；所述至少一个第一PMOS管和所述至少一个第一NMOS管均相互串联；LDO设置为向第一放大器和第二放大器提供电源电压。通过该实施例方案，降低了功耗，实现了宽电压输入。

技术领域

本文涉及晶体振荡器设计技术，尤指一种晶体振荡器电路。

背景技术

32.768KHz经过15次2分频(32.768K/215＝1)为1Hz，因此被广泛用于计时电路中，由于计时电路通常一直处于工作中，因此对功耗特别敏感，希望晶体振荡器的功耗越低越好，另外供电电压常见的为1.5V的纽扣电池以及3.6V的可充电锂电池，因此希望在1.5V～3.6V均可以正常工作。

晶体振荡器电路结构如图1所示，其中XTAL为32.768K的晶体，C1、C2为电容，为保证晶体能够振荡在32.768KHz左右，X1为放大器，提供晶体振荡能量，X2为输出Buffer(缓存)，输出32.768KHz的方波时钟。其中X1放大器的跨导为gm1，为保证晶体能够正常起振，gm1的最小值gm1_min需要满足：

gm1_min≥ω_n²*Rm*C1*C2 式1

其中，ω_n为振荡频率(2*π*32.728K)，Rm为晶体内部等效电阻。

为保证晶体能够正常起振，gm1至少为gm1_min的5倍以上，而gm1又直接与电流相关，因此gm1的设计直接决定了电路的功耗水平。另外在芯片生产中，芯片处于不同的工艺角下，并且考虑到芯片间一致性的问题，通常需要较大的电流才能保证所有芯片都能正常起振。

实用新型内容

本实用新型实施例提供了一种晶体振荡器电路，能够降低功耗，实现宽电压输入。

本实用新型实施例还提供了一种晶体振荡器电路，可以包括：第一放大器、第二放大器和低压差线性稳压器LDO；所述第一放大器的信号输出端与所述第二放大器的信号输入端相连；所述第一放大器的信号输入端和信号输出端之间并联有晶体；所述第一放大器的信号输入端与地之间串联有第一电容，所述第一放大器的信号输出端与地之间串联有第二电容；所述第二放大器的信号输出端为晶体振荡器电路的时钟信号输出端；

其中，所述第一放大器包括N个相互并联的第一MOS电路，N≥1，N为正整数；所述第一MOS电路包括：至少一个第一PMOS管和至少一个第一NMOS管；所述至少一个第一PMOS管和所述至少一个第一NMOS管均相互串联；

所述LDO，设置为对外部电源进行稳压后向所述第一放大器和所述第二放大器提供电源电压。

在本实用新型的示例性实施例中，所述第一PMOS管的源极和漏极连接有第一二极管，所述第一NMOS管的源极和漏极连接有第二二极管；

所述第一PMOS管的源极与所述第一放大器输入电源相连；

所述第一PMOS管的漏极和所述第一NMOS管的漏极相连后作为所述第一放大器的信号输出端；

所述第一NMOS管的源极接地；

所述第一PMOS管的栅极和所述第一NMOS管的栅极相连后作为所述第一放大器的信号输入端。

在本实用新型的示例性实施例中，所述第一PMOS管的漏极和所述第一PMOS管的栅极之间串联有第一电阻。