[实用新型]一种继电保护系统及其专用多核心Soc芯片架构

说明书

本实用新型实施例涉及一种继电保护系统及其专用多核心Soc芯片架构，包括集成设置在一个芯片上的第一双通道DDR、第二双通道DDR、管理处理核、通讯数据处理核、保护闭锁处理核、保护逻辑处理核、第一二级缓存、第二二级缓存、第一一级缓存、第二一级缓存以及看门狗逻辑检测器。该继电保护系统专用多核心Soc芯片架构将多个芯片硬件集成设置在芯片上，简化了原来复杂的多芯片硬件架构；也避免多芯片硬件结构连接不稳定导致的继电保护系统运行可靠性以及稳定性低，提高了继电保护系统运行的可靠性和稳定性。解决了现有继电保护的多芯片架构采用多个芯片采用多个卡板的架构，该多芯片架构复杂，从而影响继电保护产品运行稳定性和可靠性的技术问题。

技术领域

本实用新型涉及电力系统继电保护技术领域，尤其涉及一种继电保护系统及其专用多核心Soc芯片架构。

背景技术

目前在电力系统得到推广应用，相应的智能化、数字化技术日益成熟，在电力系统的继电保护领域也是，目前电力系统的继电保护有智能化、数字化继电保护。

而市面上支持智能化、数字化继电保护装置产品都是多芯片架构实现，现有继电保护的多芯片架构采用多个芯片采用多个卡板的架构，该多芯片架构复杂，从而影响继电保护产品运行稳定性和可靠性，并且该继电保护产品系统结构复杂，使得其制作成本高。

因此，针对上述情况，如何简化继电保护的多芯片架构，提高多芯片架构运行的稳定性和可靠性成为本领域技术人员亟待解决的重要技术问题。

实用新型内容

本实用新型实施例提供了一种继电保护系统及其专用多核心Soc芯片架构，用于解决现有继电保护的多芯片架构采用多个芯片采用多个卡板的架构，该多芯片架构复杂，从而影响继电保护产品运行稳定性和可靠性的技术问题。

为了实现上述目的，本实用新型实施例提供如下技术方案：

一种继电保护系统专用多核心Soc芯片架构，用于继电保护系统，包括集成设置在一个芯片上的至少四个处理核、第一双通道DDR、第二双通道DDR以及用于检测每个所述处理核运行状态的看门狗逻辑检测器，四个所述处理核分别为管理处理核、通讯数据处理核、保护闭锁处理核、保护逻辑处理核；所述第一双通道DDR与所述第二双通道DDR之间连接有第一二级缓存和第二二级缓存；所述管理处理核与所述讯数据处理核之间分别与所述第一二级缓存连接，所述保护闭锁处理核与所述保护逻辑处理核分别与所述第二二级缓存连接；

所述管理处理核和所述通讯数据处理核分别与所述第一二级缓存连接之间设置有第一一级缓存，所述保护闭锁处理核和所述保护逻辑处理核分别与所述第二二级缓存连接之间设置有第二一级缓存。

优选地，所述看门狗逻辑检测器上设置有与所述处理核个数相匹配的检测IO接口，所述检测IO接口与所述处理核连接。

优选地，所述第一二级缓存与所述第一双通道DDR连接以及所述第二二级缓存与所述第二双通道DDR连接均是采用数据总线连接的。

优选地，所述第一一级缓存和所述第二一级缓存均为Cache存储器，且所述第一一级缓存和所述第二一级缓存的比特率均为32kbps；所述第一二级缓存和所述第二二级缓存均为Cache存储器，且所述第一二级缓存和所述第二二级缓存的比特率均为1Mbps。

优选地，所述处理核为C-Sky架构CK860型号的处理核；

所述管理处理核，用于从所述第一双通道DDR和所述第二双通道DDR的内存中读取所述保护逻辑处理核处理的结果和所述保护闭锁处理核处理的结果进行管理，也用于通过所述第一二级缓存中读取所述通讯数据处理核提供的原始数据进行录波；

所述通讯数据处理核，用于实现不同类型数据报文接收的识别、报文发送与外部进行数据交换；