[实用新型]沟槽栅场效应晶体管及存储器

说明书

本实用新型提供了一种沟槽栅场效应晶体管及存储器。通过在栅电极中的第一栅极导电层和第二栅极导电层之间设置隔离薄膜层，以避免第一栅极导电层和第二栅极导电层之间相互干扰，并可以对第一栅极导电层和第二栅极导电层的参数分别进行调整，以提高所构成的栅电极的整体性能。并且，还可以调整第一栅极导电层和第二栅极导电层的耦合表面为凹凸不平的表面，以增加第一栅极导电层和第二栅极导电层之间的耦合面积，提高第一栅极导电层和第二栅极导电层之间的耦合性能，进而确保所构成的栅电极的电性能。

技术领域

本实用新型涉及半导体技术领域，特别涉及一种沟槽栅场效应晶体管及存储器。

背景技术

随着半导体器件尺寸的不断缩减，场效应晶体管的特征尺寸也迅速缩小，而随着场效应晶体管的特征尺寸的不断缩减，晶体管在关闭状态下或等待状态下所产生的栅极诱导漏极泄漏电流(gate-induced drain leakage，GIDL)也越来越严重，这会对晶体管的可靠性产生较大的影响，导致晶体管的不稳定性以及会使晶体管的静态功耗增加。为此，例如可以采用不同的材料形成晶体管的栅电极，并使栅电极中与源漏区交叠的部分具有较低的功函数。

然而，在改善场效应晶体管的栅极诱导漏极泄漏电流的基础上，如何进一步确保由不同材料构成的栅电极的电性能尤其重要。

实用新型内容

本实用新型的目的在于提供一种沟槽栅场效应晶体管，以改善场效应晶体管的栅极诱导漏极泄漏电流现象，并提高场效应晶体管的栅电极的电性能。

为解决上述技术问题，本实用新型提供了一种沟槽栅场效应晶体管，包括：

衬底，所述衬底中形成有栅极沟槽；

栅电极，形成在所述栅极沟槽中，所述栅电极包括第一栅极导电层和第二栅极导电层，所述第一栅极导电层填充在所述栅极沟槽的底部，所述第二栅极导电层形成在所述第一栅极导电层的上方；以及，

隔离薄膜层，形成在所述第一栅极导电层和所述第二栅极导电层之间，并且所述隔离薄膜层具有弯曲部，以使所述第一栅极导电层的顶表面和所述第二栅极导电层的底表面均顺应所述弯曲部而呈现为凹凸不平的表面。

可选的，所述第一栅极导电层的顶表面内陷而具有凹陷，所述隔离薄膜层保形的覆盖所述第一栅极导电层的凹陷，以使所述隔离薄膜层背离所述第一栅极导电层的顶表面凹陷，以及所述第二栅极导电层填充所述隔离薄膜层顶表面上的凹陷。

可选的，所述第一栅极导电层的顶表面突出而具有凸起，所述隔离薄膜层保形的覆盖所述第一栅极导电层的凸起，以使得所述隔离薄膜层向上突出至所述第二栅极导电层中。

可选的，所述栅电极还包括第三栅极导电层，所述第三栅极导电层包覆所述第一栅极导电层的底壁和侧壁，以及所述隔离薄膜层覆盖所述第一栅极导电层和所述第三栅极导电层的顶部。

可选的，所述第一栅极导电层的顶表面相对于所述第三栅极导电层的顶表面内陷，所述隔离薄膜层中覆盖所述第一栅极导电层的部分构成第一部分，所述隔离薄膜层中覆盖所述第三栅极导电层的部分构成第二部分，以及所述隔离薄膜层中的所述第一部分相对于所述第二部分内陷至所述第一栅极导电层中。

可选的，所述第一栅极导电层的顶表面相对于所述第三栅极导电层的顶表面突出，所述隔离薄膜层中覆盖所述第一栅极导电层的部分构成第一部分，所述隔离薄膜层中覆盖所述第三栅极导电层的部分构成第二部分，以及所述隔离薄膜层中的所述第一部分相对于所述第二部分向上突出至所述第二栅极导电层中。

可选的，所述隔离薄膜层的厚度小于所述第三栅极导电层的厚度。

可选的，所述第一栅极导电层的功函数高于所述第二栅极导电层的功函数，以及所述第一栅极导电层的电阻低于所述第二栅极导电层的电阻。