[实用新型]一种频率综合器

权利要求书

1.一种频率综合器，其特征在于，包括相连接的驱动模块、DDS模块、PLL模块、放大滤波模块，

所述驱动模块提供外部参考输入信号，控制所述DDS模块输出扫频信号，所述DDS模块输出的扫频信号输入给所述PLL模块作为所述DDS模块的外部参考输入信号，所述PLL模块根据输入的外部参考输入信号输出扫频信号，所述PLL模块输出的扫频信号输入所述放大滤波模块，经过所述放大滤波模块放大过滤，输出X波段的扫频信号。

2.根据权利要求1所述的一种频率综合器，其特征在于：所述PLL模块根据输入的外部参考输入信号输出扫频信号，输出中心频率为2.337GHz、扫频周期为20MHz的扫频信号。

3.根据权利要求1所述的一种频率综合器，其特征在于：所述放大滤波模块输出中心频率为9.35GHz、扫频周期为80MHz的X波段的扫频信号。

4.根据权利要求1所述的一种频率综合器，其特征在于：所述放大滤波模块放大输入的扫频信号中的四次谐波信号，并过滤输入的扫频信号中的其他信号。

5.根据权利要求1所述的一种频率综合器，其特征在于：所述驱动模块包括25MHz的晶振Y1，所述晶振Y1的2端口接地，所述晶振Y1的4端口连接3.3V电压FPGA-3V3并在连接电容C1后接地；所述晶振Y1的3端口在连接电容C2后连接到控制器U1的12端口，控制器U1采用ALTERA的EPM570T100芯片，控制器U1的9、31、45、59、80、94、13、39、88、63端口分别连接到3.3V电压FPGA-3V3，控制器U1的10、32、46、60、79、93、11、37、65、90端口接地；

控制器U1的67端口连接到DDS模块的频率合成器U2的71端口，频率合成器U2的型号为AD9910，控制器U1的68端口连接到频率合成器U2的70端口，控制器U1的69端口连接到频率合成器U2的69端口，控制器U1的70端口连接到频率合成器U2的67端口，控制器U1的71端口连接到频率合成器U2的63端口，控制器U1的72端口连接到频率合成器U2的62端口，控制器U1的73端口连接到频率合成器U2的61端口，控制器U1的64端口连接到频率合成器U2的60端口，控制器U1的75端口连接到频率合成器U2的59端口，控制器U1的76端口连接到频率合成器U2的19端口。