[实用新型]一种MCU资源映射电路

权利要求书

1.一种MCU资源映射电路，其特征在于，包括MCU和特殊功能寄存器SFR，所述特殊功能寄存器SFR位于所述MCU的内部，所述特殊功能寄存器SFR用于将所述MCU的资源映射到所述MCU的所有IO接口。

2.根据权利要求1所述的一种MCU资源映射电路，其特征在于，所述特殊功能寄存器SFR包括第一PMOS管、第二PMOS管、第一NMOS管以及第二NMOS管，所述第一PMOS管的栅极与所述第一NMOS管的栅极的连接点接所述MCU的时钟端，所述第一PMOS管的衬底与所述第一PMOS管的源极相连后接VDD，所述第一PMOS管的漏极和所述第一NMOS管的漏极的连接点与所述第二PMOS管的栅极和所述第二NMOS管的栅极的连接点相连，所述第一NMOS管的衬底与所述第一NMOS管的源极相连后接VSS，所述第二PMOS管的衬底与所述第二PMOS管的源极相连后接VDD，所述第二PMOS管的漏极与所述第二NMOS管的漏极的连接点开路，所述第二NMOS管的衬底与所述第二NMOS管的源极相连后接VSS。

3.根据权利要求1或2所述的一种MCU资源映射电路，其特征在于，所述特殊功能寄存器SFR还包括第三PMOS管和第三NMOS管，所述第三PMOS管衬底与所述第三PMOS管的源极相连后接VDD，所述第三PMOS管的栅极与所述第三NMOS管的栅极的连接点接所述MCU的复位端，所述第三PMOS管的漏极与所述第三NMOS管的漏极的连接点开路，所述第三NMOS管的衬底与所述第三NMOS管的源极相连后接VSS。

4.根据权利要求3所述的一种MCU资源映射电路，其特征在于，所述特殊功能寄存器SFR还包括第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第十七PMOS管以及第十八PMOS管，第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管以及第十八NMOS管；所述第四PMOS管的栅极与所述第五NMOS管的栅极的连接点接所述MCU的数据输入端，所述第四PMOS管的漏极与所述第五PMOS管的源极相连，所述第五PMOS管的衬底与所述第四PMOS管的衬底相连后接VDD，所述第四NMOS管的源极与所述第五NMOS管的漏极相连，所述第四NMOS管的衬底与所述第五NMOS管的衬底相连后接VSS，所述第五PMOS管的漏极与所述第四NMOS管的漏极的连接点分别连接所述第十五PMOS管的漏极与所述第十四NMOS管的漏极的连接点以及所述第七PMOS管的栅极与所述第六NMOS管的栅极的连接点，所述第六PMOS管的栅极与所述第七NMOS管的栅极相连，所述第七PMOS管的衬底与所述第六PMOS管的衬底相连后接VDD，所述第六PMOS管的漏极与所述第七PMOS管的源极相连，所述第六NMOS管的漏极与所述第七PMOS管的漏极与所述第七NMOS管的漏极相接，所述第七PMOS管的漏极与所述第七NMOS管的漏极的连接点还与分别连接所述第十四PMOS管的栅极与所述第十五栅极的连接以及所述第八PMOS管的栅极与所述第九NMOS管的栅极的连接点，所述第六NMOS管的衬底与所述第六NMOS管的源极相连的连接点与所述第七NMOS管的衬底与所述第七NMOS管的源极相连的连接点相连后接VSS，所述第十五PMOS管的衬底与所述第十四PMOS管的衬底相连的连接点与所述第十四PMOS管的源极相接后接VDD，所述第十四NMOS管的衬底与所述第十五NMOS管的衬底相连的连接点与所述第十五NMOS管的源极相接后接VSS，所述第九PMOS管的衬底与所述第八PMOS管的源极相连后接VDD，所述第九PMOS管的漏极与所述第八NMOS管的漏极相连的连接点分别连接所述第十七PMOS管的漏极与所述第十六NMOS管的漏极连接点以及所述第十一PMOS管的栅极与所述第十NMOS管的栅极的连接点，所述第十PMOS管的栅极与所述第十一NMOS管的栅极相连，所述第十一PMOS管的衬底与所述第十PMOS管的衬底相连的连接点与所述第十PMOS管的源极相连后接VDD，所述第十一PMOS管的漏极与所述第十一NMOS管的漏极的连接点接所述第十NMOS管的漏极，所述第十NMOS管的衬底与所述第十NMOS管的源极的连接点与所述第十一NMOS管的衬底与所述第十一NMOS管的源极的连接点相连后接VSS，所述第十一PMOS管的漏极与所述第十一NMOS管的漏极的连接点还分别连接所述第十六PMOS管的栅极与所述第十七NMOS的栅极的连接点、所述第十二PMOS管的栅极与所述第十二NMOS的栅极的连接点以及所述第十八PMOS管的栅极与所述第十八NMOS管的栅极的连接点，所述第十七PMOS管的衬底与所述第十六PMOS管的衬底的连接点与所述第十七PMOS管的源极相连后接VDD，所述第十六NMOS管的衬底与所述第十七NMOS管的衬底的连接点与所述第十七NMOS管的源极相连后接VSS，所述第十二PMOS管的衬底与所述第十二PMOS管的源极相连后接VDD，所述第十二PMOS管的漏极和所述第十二NMOS管的漏极的连接点与所述第十三PMOS管的栅极和所述第三NMOS管的栅极的连接点相连，所述第十二NMOS管的衬底与所述第十二NMOS管的源极相连后接VSS，所述第十三PMOS管的衬底与所述第十三PMOS管的源极相连后接VDD，所述第十三PMOS管的漏极与所述第十三NMOS管的漏极的连接点接所述MCU的数据输出端，所述第十三NMOS管的衬底与所述第十三NMOS管的源极相连后接VSS，所述第十八PMOS管的衬底与所述第十八PMOS管的源极相连后接VDD，所述第十八PMOS管的漏极与所述第十八NMOS管的漏极的连接点接所述MCU的数据取反输出端，所述第十八NMOS管的衬底与所述第十八NMOS管的源极相连后接VSS。