[发明专利]基于复合介质栅双晶体管光敏探测器的钳位电路

说明书

本发明公开了一种基于复合介质栅双晶体管光敏探测器的钳位电路，该钳位电路包括运算放大器和源跟随晶体管，所述运算放大器的同相端与参考电位相连，所述运算放大器的反相端与所述源跟随晶体管的漏端和所述复合介质栅双晶体管光敏探测器的漏端相连，所述运算放大器的输出端与所述源跟随晶体管的栅端相连，所述源跟随晶体管的源端与读出电路相连。本发明的钳位电路，利用运算放大器的虚短特性，能够以更低的功耗、更小的面积，实现更加稳定的钳位功能。

技术领域

本发明属于集成电路领域，涉及一种基于复合介质栅双晶体管光敏探测器的钳位电路。

背景技术

CCD和CMOS-APS作为当前最常见的两种成像器件，都具有各自的局限。CCD因其复杂的控制时序和电压要求，导致工作速度较慢，且不易集成；CMOS-APS因其采用感光二极管，且结构复杂，导致填充系数低，满阱电荷小。

在中国专利CN201210442007中提出了一种双晶体管光敏探测器，该探测器的特点是单个半导体器件即可实现完整的复位、感光以及读出的功能，构成一个完整的像素，可以极大地提高像素的填充因子。这种复合介质栅双晶体管光敏探测器作为新一代的成像器件，其更快的工作速度、更大的填充系数、更多的满阱电荷且能和CMOS工艺集成，使其与CCD和CMOS-APS相比具有先天优势。但目前还没有基于复合介质栅双晶体管光敏探测器的钳位电路。

因此，需要一种基于复合介质栅双晶体管光敏探测器的钳位电路以解决上述技术问题。

发明内容

针对现有技术的不足，本发明提供了一种基于复合介质栅双晶体管光敏探测器的钳位电路以解决现有技术中存在的问题。

为实现上述发明目的，本发明提供如下技术方案：

一种基于复合介质栅双晶体管光敏探测器的钳位电路，复合介质栅双晶体管光敏探测器包括源端和漏端，包括运算放大器和源跟随晶体管，所述运算放大器包括同相端、反相端和输出端，所述源跟随晶体管包括栅端和漏端，所述运算放大器的同相端与参考电位相连，所述运算放大器的反相端与所述源跟随晶体管的漏端和所述复合介质栅双晶体管光敏探测器的漏端相连，所述运算放大器的输出端与所述源跟随晶体管的栅端相连，所述源跟随晶体管的源端与读出电路相连。

优选的，所述基于复合介质栅双晶体管光敏探测器包括MOS-C部分和MOSFET部分，所述MOSFET部分设置在所述MOS-C部分的一侧，

所述MOS-C部分包括在第一P型半导体衬底上方依次叠设的第一底层介质层、第一电荷耦合层、第二顶层介质层和第一控制栅极；

所述MOSFET部分包括在第二P型半导体衬底上方依次叠设的第二底层介质层、第二电荷耦合层、第二顶层介质层和第二控制栅极；

所述第二底层介质层和第一底层介质层连接，所述第二电荷耦合层和第一电荷耦合层连接，所述第二顶层介质层和第一顶层介质层连接，所述第二控制栅极与第一控制栅板连接。

优选的，所述第二P型半导体衬底靠近所述第二底层介质层的一侧设置有N型源极区和N型漏极区。

优选的，所述第二P型半导体衬底靠近所述第二底层介质层的一侧设置有阈值调节注入区。

优选的，所述第一底层介质层、第一电荷耦合层、第二顶层介质层和第一控制栅极的宽度均为a，所述第二底层介质层、第二电荷耦合层、第二顶层介质层和第二控制栅极的宽度均为b，其中，b为a/3-2a/3。

有益效果：本发明的基于复合介质栅双晶体管光敏探测器的钳位电路，利用运算放大器的虚短特性，能够以更低的功耗、更小的面积，实现更加稳定的钳位功能。