[发明专利]一种LDPC校验矩阵的构造方法及其装置、LDPC解码器

说明书

本申请涉及通信和存储领域，提供了一种LDPC校验矩阵的构造方法、LDPC解码器，在一个实施例中，该LDPC校验矩阵的构造方法：确定校验矩阵的行重rw和列重cw，及其循环子矩阵的秩Z；构造cw组数字组合{S1,S2,...,Sm,n1,n2,...,nm,Z}，该数字组合满足Mod((n1*S1+n2*S2+....+nm*Sm),Z)＝＝0，n1+n2+...nm＝＝rw，其中，S1,S2,....,Sm分别表示相邻节点的移位值的差值，n1,n2,....,nm为同一行中S1,S2,....,Sm的个数，m为大于等于2的整数，Mod表示取模运算，根据cw组数字组合构建校验矩阵。本申请在不显著提升硬件实现复杂度的前提下，显著的提高LDPC码的构造空间。

技术领域

本申请涉及一种通信和存储技术领域，更涉及一种LDPC校验矩阵的构造方法及其装置，及一种LDPC解码器。

背景技术

应用于数据存储的高码率LDPC(Low Density Parity Check Code，低密度奇偶校验码)码往往拥有超长的码长，并要求解码器拥有足够的吞吐率，在硬件实现中所使用的桶形移位器和数据多路选择器往往占用了大部分芯片面积，并且在数据处理路径上不可避免的带来的很大的延迟，在实际的产品中往往在功耗和面积上带来了很大的挑战，而为了满足足够的吞吐率往往需要在数据路径中引入多级流水线来提高硬件的运行速度，这进而影响到了矩阵构造的灵活性。

有如文献《Dispersed Array LDPC Codes and Decoder Architecture for NANDFlash Memory》中提到的利用子矩阵大小Z为质数，相邻节点循环移位差值固定的方法来消除硬件实现上对桶形移位器的需求，但其构造方法依赖Z为质数，与实际应用中的数据结构不相称，即实际应用中Z一般为2的幂次。另一方面对应同一组校验方程，其相邻节点仅有一种差值，限制了构造拥有优异性能矩阵的可用空间。

发明内容

本申请的目的在于提供一种LDPC校验矩阵的构造方法及其装置，及一种LDPC解码器，解决现有技术中构造拥有数据存储的LDPC矩阵资源占用多、时序差、灵活性不够好的缺陷。

本申请的一个实施方式中提供一种LDPC校验矩阵的构造方法，包括：

确定校验矩阵的行重rw和列重cw，及其循环子矩阵的秩Z；

构造cw组数字组合{S1,S2,...,Sm,n1,n2,...,nm,Z}，该数字组合满足

Mod((n1*S1+n2*S2+....+nm*Sm),Z)＝＝0

n1+n2+...nm＝＝rw，其中，S1,S2,....,Sm分别表示相邻节点的移位值的差值，n1,n2,....,nm为同一行中S1,S2,....,Sm的个数，m为大于等于2的整数，Mod表示取模运算；

根据所述cw组数字组合构建所述校验矩阵。

根据本申请的一个实施例，所述数字组合为{S1,S2,n1,n2,Z}，m等于2。

根据本申请的一个实施例，根据所述cw组数字组合构建所述校验矩阵的步骤，进一步包括：

将所述cw组数字组合{S1,S2,n1,n2,Z}构成cw×rw的基础矩阵W。

将所述基础矩阵W分解为m组子矩阵，所述子矩阵的大小为cw×(rw/m)。

将各个所述子矩阵沿对角线分解后生成所述校验矩阵的子矩阵。

根据本申请的一个实施例，还包括：判断所述校验矩阵的子矩阵组成的矩阵中是否存在短环，如没有，生成所述校验矩阵，如有短环，优化所述校验矩阵的子矩阵组成的矩阵的同一行中S1、S2的排列组合。