[发明专利]一种快速起振晶振驱动电路及集成电路

权利要求书

1.一种快速起振晶振驱动电路，其特征在于，包括：

包括第一电阻、第一电感、第一电容的第一串联单元；

均与所述第一串联单元并联的第二电容、可调电阻单元和反相器；

与所述反相器的输入端连接的第一接地电容；

与所述反相器的输出端连接的第二接地电容；

根据所述反相器的输入端信号控制所述可调电阻单元的等效阻值的控制器。

2.根据权利要求1所述快速起振晶振驱动电路，其特征在于，所述控制器用于：

根据所述反相器的输入端信号，判断所述快速起振晶振驱动电路的电路状态为起振阶段或振荡阶段；

当在所述起振阶段，控制所述可调电阻单元的等效阻值为最大电阻值；

当在所述振荡阶段，控制所述可调电阻单元的等效阻值为最小电阻值。

3.根据权利要求2所述快速起振晶振驱动电路，其特征在于，所述控制器具体用于：

当在所述振荡阶段，逐步控制所述可调电阻单元的等效阻值从所述最大电阻值降至所述最小电阻值。

4.根据权利要求2所述快速起振晶振驱动电路，其特征在于，所述可调电阻单元包括第二电阻、一个或多个第三电阻、一个或多个开关，其中：

所述第二电阻与所有所述第三电阻串联；

每个所述第三电阻均并联一个所述开关。

5.根据权利要求4所述快速起振晶振驱动电路，其特征在于，所述控制器包括：

输入端与所述反相器的输入端连接、在振荡信号稳定时输出晶振时钟的整形电路；

信号输入端连接电源、时钟输入端连接所述整形电路的输出端、输出端控制多个所述开关的闭合状态的移位寄存器。

6.根据权利要求5所述快速起振晶振驱动电路，其特征在于，所述移位寄存器包括多个依次连接的D触发器，其中：

第一个所述D触发器的D输入端连接所述电源，其余所述D触发器的D输入端连接前一所述D触发器的Q输出端；

每个所述D触发器的时钟输入端均与所述整形电路的输出端连接。

7.根据权利要求6所述快速起振晶振驱动电路，其特征在于，

当所述可调电阻单元包括多个所述开关，多个动作触发器的输出端与多个所述开关的控制端一一连接，当所述动作触发器输出高电平，对应的所述开关闭合；

多个所述动作触发器具体为：包括最后一个所述D触发器在内的多个所述D触发器。

8.根据权利要求6所述快速起振晶振驱动电路，其特征在于，

当所述可调电阻单元包括一个所述开关，最后一个所述D触发器的输出端与所述开关的控制端连接，当所述D触发器输出高电平，所述开关闭合。

9.根据权利要求5至8任一项所述快速起振晶振驱动电路，其特征在于，所述整形电路包括：

与所述反相器的输入端连接的低通滤波器；

同相输入端与所述低通滤波器的输出端连接、反相输入端与所述反相器的输入端连接、输出端作为所述整形电路的输出端的比较器。

10.一种集成电路，其特征在于，包括：

如权利要求1至9任一项所述的快速起振晶振驱动电路。