[发明专利]扩展计数模数转换器

说明书

本发明提供一种扩展计数模数转换器，包括：ΣΔ‑ADC和SS‑ADC，将电路分为粗量化与细量化两个量化阶段；其中，在粗量化阶段，由ΔΣ‑ADC对高位数字码进行量化，在低量化阶段，由SS‑ADC对低位数字码进行量化，通过两个量化阶段来降低量化时间，通过在ΔΣ‑ADC和SS‑ADC之间共享一个比较器来降低功耗。此外，本发明所提出的EC‑ADC通过根据采样电容器和反馈电容器之间的电容失配来调整低位转换阶段中斜坡信号的斜率，从而无需校准即可改善ADC线性度，降低电路设计的复杂程度。

技术领域

本发明涉及微电子学的模拟集成电路设计技术领域，特别涉及一种用于CMOS图像传感器中列级12bit扩展计数模数转换器。

背景技术

近年来，随着科学技术的发展，人们对便携式数码电子产品的应用越来越广泛。CMOS图像传感器(CMOS Image Sensor，CIS)因其集成度高及低成本等特点被广泛地应用到人们的生活中。传统CIS结构如图1所示，通常包括像素，相关双采样，模数转换器和一些数字处理模块，而模数转换器是CMOS图像传感器中的重要组成部分，它对CMOS图像传感器的性能有着至关重要的影响。

模数转换器(Analog/Digital converter，ADC)可以将模拟信号转换为数字信号，是连接模拟世界与数字世界的桥梁。CMOS图像传感器中，对ADC的应用可以分为像素级ADC、列级ADC以及芯片级ADC。其中，列级斜坡模数转换器(RAMP-ADC)因其在图像传感器速度、设计复杂度以及功耗等方面良好的平衡，已经成为目前CMOS图像传感器的主流ADC结构。

单斜率模数转换器(Single slope-ADC，SS-ADC)因为其结构简单，易于设计，常用于列级ADC。但是SS-ADC因其独特工作原理，具有速度慢、功耗高的缺点。常用的解决方法是将将量化过程分为多步量化，可以大幅度缩减量化时间，降低功耗。但是，这种结构也有缺点，在粗量化与细量化的转换期间，需要将粗量化结果保存下来，常采用电容对电压进行采样，采样电容的存在将会为整体ADC电路引入较大的误差。若要降低电路误差，确保ADC的高精度，通常需要加入数字校准电路来进行校准，这又增加了电路的设计难度。

发明内容

本发明旨在解决在SS-ADC中采用采样电容会降低电路误差，而在采用采样电容基础上引入数字校准电路会增加电路设计难度的问题，提供一种扩展计数模数转换器，以提高模数转换器的量化速度，同时，无需对电路进行校准即可确保模数转换器的精度，降低电路的复杂程度。

为实现上述目的，本发明采用以下具体技术方案：

本发明提供的扩展计数模数转换器，包括：第一开关至第八开关、第一电容、第二电容、放大器、比较器、高位计数器、低位计数器和数字信号处理电路；其中，

第二电容容值是第一电容容值的二倍，在第一电容与第二电容的两端分别并联有寄生电容，用于引起第一电容与第二电容之间电容失配；

第一开关、第四开关、第五开关、第六开关与第七开关的第一端子共同接入第一电容的下极板，第一开关、第四开关、第五开关、第六开关与第七开关的第二端子分别与模拟输入电压V_IN、地线、输入正参考电压V_REF+及输入负参考电压V_REF-连接；

第二开关与第三开关的第一端子共同接入第一电容的上极板，第二开关与第三开关的第二端子分别与地线及放大器的负相输入端连接，放大器的正相输入端与地线连接；