[发明专利]一种面向百兆赫兹信号带宽功放的高效预失真方法

说明书

本发明为一种面向百兆赫兹信号带宽功放的高效预失真方法，属于无线通信技术领域。本发明的预失真方法只对功率放大器(PA)的部分输出信号进行线性化补偿，采用多相DPD(数字预失真)结构；本发明在数字预失真系统中增加智能信号处理模块，智能信号处理模块根据要补偿的DPD线性化带宽设置半带滤波器个数，结合源信号参数计算ADC(模数转化)欠采样因子和多相DPD分支数目，并对欠采样信号和DPD的输出信号做相关性计算获取时延，以保证参数训练时两个数据信号对齐。本发明可同时联动降低DPD数据吞吐量和反馈回路采样带宽，实现灵活设置DPD数据吞吐量，节约DPD的硬件实现成本。

技术领域

本发明属于无线通信技术领域，具体涉及一种面向百兆赫兹信号带宽功放的高效预失真方法。

背景技术

功率放大器(Power Amplifier,PA)在无线通信系统中扮演着重要的角色，它用于将已调制的信号放大到一定的功率值，再通过天线发射以确保接收机可以接收到高信噪比信号，保证通信质量。PA在工作点接近饱和时的非线性将导致发射信号的带内失真，同时还会出现频谱泄露而导致邻道干扰，进而严重影响通信质量。另外，当PA在工作点远离饱和区，接近线性区时，发射信号将要求PA的输出功率有一定的回退量，但这会显著降低PA的使用效率。为了兼顾频谱的有效性和功放的有效性，数字预失真(Digital Predistortion,DPD)技术凭借成本低、易于实现等优点成为最有效且广泛应用的功放线性化技术之一。

随着无线通信技术的发展，系统的数据速率越来越高，导致调制信号带宽变宽，5G通信技术中调制信号带宽大于100MHz，如果采用传统单相体系结构实现DPD，这对于FPGA的硬件时钟频率要求将超过系统所能达到的最大时钟频率，所以近年来提出采用多相体系结构实现DPD，以适应无线通信系统中越来越高的数据速率要求。另外，DPD技术一般采用数字电路搭建，模拟数字转换器ADC是必不可少的信号采集器件。由于存在非线性，信号经过功放后频谱将会展宽。为了全部PA输出的非线性信号而进一步求得预失真器的特性，假设考虑5阶非线性，那么至少需要分析5倍输入信号带宽频谱。也就是说，ADC的采样速率应不低于5倍输入信号带宽。但是，随着调制信号带宽的不断增大，例如5G新射频毫米波通信信号带宽400MHz，那么PA的输出信号带宽2GHz，ADC采样速率也将4Gsps，这使得ADC的采样速率同样面临严峻挑战，同时也必将导致硬件实现成本的增加。所以从降低ADC采样速率的角度出发，需要考虑采用有效的欠采样方案实现对PA输出信号的采集。

目前对于DPD多相体系结构和欠采样的研究已经取得一定的进展，但是研究工作并没有考虑DPD的数据吞吐量问题。

发明内容

本发明针对目前宽带通信系统中，PA线性化时所要求的高ADC采样速率和大DPD数据吞吐量问题，提出一种面向百兆赫兹信号带宽功放的高效预失真方法，在解决PA线性化问题，保证频谱有效性和功放有效性的同时，可降低ADC的采样速率和DPD的数据吞吐量，节约带宽资源，降低硬件实现成本，降低功耗。

本发明提供的一种面向百兆赫兹信号带宽功放的高效预失真方法，包括如下步骤：

步骤一、在数字预失真系统中增加智能信号处理模块，在智能信号处理模块中执行：

(1)智能信号处理模块根据源信号的带宽BW_s和速率SR_s以及要补偿的DPD线性化带宽BW_l，设置插值模块中的半带滤波器个数p，以控制DPD数据吞吐量N_DPD，其中，BW_l＝N_DPD＝2^p×SR_s；

(2)智能信号处理模块计算ADC欠采样因子F和合适的多相DPD分支数目q，如下：

其中，SR_NS为奈奎斯特采样率，f_clk为数字预失真系统的时钟频率，ceil(·)表示向上取整运算；