[发明专利]一种基于可扩展小芯片架构的超级异构计算方法

说明书

本发明公开了一种基于可扩展小芯片架构的超级异构计算方法，将相同或不同的功能模块，在分开的晶元上设计实现；并通过高速芯片互联链路实现小芯片间的互联互通以及协同工作；所述超级异构计算，具体为将一份计算任务由两个或多个计算模块来协同执行完成计算，所述计算模块分别设置于不同的小芯片上。本发明突破异构架构在SoC内的面积与生产良率等限制，以及伴随的性能及算力限制，利用小芯片的灵活可配置特性，能非常弹性的扩展异构计算的总体算力配置，通过成熟小芯片的复用，可以快速的配置推出符合市场需求的新产品。

技术领域

本发明公开了一种基于可扩展小芯片架构的超级异构计算方法，涉及芯片设计技术领域。

背景技术

目前市场采用的技术主要是集成芯片(SoC)架构，单一封装内只有单一晶元(die)，例如nVidia前一代架构Pascal与目前最新架构图灵(Turing)，其电晶体数(Transistor Count)从12个十亿，增长到18.6个十亿之多，增长了55％。而其晶元面积则是从471mm^2增长到了754mm^2，增长了60％，这比例还没有计算上先进制程微缩的效果。这表示有部分设计无法因为制程微缩带来优势，却要为这部分设计采用较昂贵的制程。另一方面由于单一晶元面积如此巨大，晶元制作过程中只要有一颗原子缺陷、或者出现一丝杂质，就会影响产品的良率，为了避免整个晶元因此而报废，势必要在晶元增加备份设计以及修复电路，这些都将造成晶元有效使用率大幅下降。

为了增加算力以赶上与日俱增的计算需求，Nvidia的V100/A100等芯片甚至都已经分别达到了台积电在12nm/7nm下能生产的单一芯片的最大光罩尺寸，这表示以SoC架构来设计的方案已经无法满足行业发展需求，需要有突破性的方案来提供可扩展性算力的平台。

为了有效使用先进制程工艺带来的优点，采用单一芯片(chip)封装内搭载数个小芯片的架构，让每个小芯片能被控制在比较好的良率，进而简化备份设计以及修复电路的设计复杂度以及对应的矽面积代价。另一方面，对于无法在先进制程工艺，例如12纳米、7纳米制程，微缩带上得到优势的设计，例如类比电路，则集中放在主流制程工艺，例如28纳米、22纳米制程，的小芯片上，以提升小芯片的性价比以。而将介面类的功能放在这一类的小芯片上，也提升了芯片的灵活性。此外，针对不同的目标市场，还可以透过封装不同数目的小芯片达到性能上的可扩充性(scalability)。

异构架构是传统SoC上为了更有效的利用各个功能模块的特性来做协同运算，从而提高计算效率以及芯片使用率的一个方式，其架构如图1所示，特点是能根据不同阶段的计算需求，调动各种不同特性的计算模块来进行协同计算。功能模块通常有通用性最强的CPU，并行处理的GPU，数学计算优势的DSP，以及根据各式各样计算需求优化设计的ASIC等等。为了模块间的协同效率，会安排模块间有充足的通信带宽以及高速的通用内存以支持模块间的数据交互。然而受限于SoC面积与生产良率问题，异构计算的可扩展性极差。

通过可扩展的小芯片架构设计，能将异构计算的配置由SoC内拓展到几个小芯片或者晶元上，根据不同的应用，还可以灵活配置不同功能模块数量以及小芯片数量，以设计满足市场需求的产品，并拥有快速产品化的特性。

发明内容

本发明所要解决的技术问题是：针对现有技术的缺陷，提供一种基于可扩展小芯片架构的超级异构计算方法，以可扩展小芯片(小芯片)架构来提供超级异构计算方法。

本发明为解决上述技术问题采用以下技术方案：

一种基于可扩展小芯片架构的超级异构计算方法，将相同或不同的功能模块，在分开的晶元上设计实现；并通过高速芯片互联链路实现小芯片间的互联互通以及协同工作；所述超级异构计算，具体为将一份计算任务由两个或多个计算模块来协同执行完成计算，所述计算模块分别设置于不同的小芯片上。

作为进一步优选方案，所述可扩展的小芯片架构，具体为根据实际应用场景需求，增加小芯片的数量或者小芯片内功能模块的数量，不受SoC的芯片尺寸及生产限制。