[发明专利]掩模板图形OPC方法、掩模板图形、掩模板和终端设备

说明书

本发明公开了一种掩模板图形OPC方法，包括：定义联通图形规则；根据所述规则通过设计规则检测在掩模板GDS图形标记出所有需要联通的图形；根据当前层设计规则和掩模等级定义需要联通图形的联通方式和联通尺寸；在掩模板GDS图形中加入联通图形；仅对掩模板GDS图形进行OPC修正，不修正联通图形，使联通图形不会被曝光；对加入联通图形的掩模板GDS图形进行OPC仿真检查，获得最终联通图形。本发明还公开一种通过所述掩模板图形OPC方法获得的掩模板图形，一种通过所述掩模板图形制造的掩模板以及一种用于执行所述掩模板图形OPC方法的终端设备。本发明制造的掩模板能消除静电对掩模板影响，从而使得掩模板上电荷不产生聚集现象，延长掩模板使用年限。

技术领域

本发明涉及集成电路制造领域，特别涉及一种掩模板图形OPC方法。本发明还涉及一种通过所述掩模板图形OPC方法获得的掩模板图形，一种通过所述掩模板图形制造的掩模板，一种用于执行所述掩模板图形OPC方法的终端设备。

背景技术

掩模板是光刻工艺不可缺少的部件，将设计版图转移到晶圆(wafer)上，最终形成器件。掩模板附带芯片设计，具有非常复杂线宽尺寸的图形，在使用时很容易产生静电(ESD)，因此需特别小心。由于掩模板材料铬(Cr)是金属导体的，在产生静电的掩模板中，铬(Cr)会产生迁移。这将造成掩模板上图形破坏和线宽的变化，并最终可能直接导致掩模板报废，因此改善掩模板静电效应，能延长掩模板的使用年限。

发明内容

在发明内容部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明要解决的技术问题是提供一种能将掩模板图形中产生静电聚集处图形联通的掩模板图形OPC方法。

相应的，本发明还提供了一种通过所述掩模板图形OPC方法获得的掩模板图形；

一种通过所述掩模板图形制造的掩模板；

以及，一种用于执行所述掩模板图形OPC方法的终端设备。

为解决上述技术问题，本发明提供的掩模板图形OPC方法，其特征在于，包括以下步骤：

S1，定义联通图形规则，所述联通图形用于联通产生静电聚集处图形；

S2，根据所述规则通过设计规则检测在掩模板GDS图形标记出所有需要联通的图形；

S3，根据当前层设计规则和掩模等级定义需要联通图形的联通方式和联通尺寸；

S4，在掩模板GDS图形中加入联通图形；

S5，仅对掩模板GDS图形进行OPC修正，不修正联通图形，使联通图形不会被曝光；

S6，对加入联通图形的掩模板GDS图形进行OPC仿真检查，获得最终联通图形。

可选择的，进一步改进所述的掩模板图形OPC方法，所述规则包括:线宽、面积和图形间距。

可选择的，进一步改进所述的掩模板图形OPC方法，所述生静电聚集处是GDS图形在掩模板上有铬(Cr)覆盖的位置。

可选择的，进一步改进所述的掩模板图形OPC方法，步骤S4中，先对掩模板GDS图形进行TDOPC处理再加入联通图形。

可选择的，进一步改进所述的掩模板图形OPC方法，所述TDOPC处理包括重构时加入曝光辅助图形Sraf。

可选择的，进一步改进所述的掩模板图形OPC方法，其能应用于32nm、28nm、22nm、20nm以及小于16nm的工艺平台的掩模板图形OPC。