[发明专利]一种叠加运算电路及浮动电压数模转换电路

权利要求书

1.一种叠加运算电路，其特征在于，包括：电流产生电路和第一运算放大器；

所述电流产生电路包括第一电压电流转换电路、第二电压电流转换电路和电流复制电路；

所述第一电压电流转换电路的第一电压输入端输入有第一电压信号，所述第一电压电流转换电路用于将所述第一电压信号转换成第一电流信号，再将所述第一电流信号经由第一电流输出端输出；

所述第二电压电流转换电路的第二电压输入端输入有第二电压信号，所述第二电压电流转换电路用于将所述第二电压信号转换成第二电流信号后，再将所述第二电流信号经由第二电流输出端输出；

所述电流复制电路的输入端连接所述第二电流输出端，所述电流复制电路的输出端连接所述第一电流输出端，所述电流复制电路用于将所述第二电流信号与所述第一电流信号叠加得到电流差后输出；

所述第一运算放大器的正相输入端输入待叠加模拟量，所述第一运算放大器的负相输入端与所述第一运算放大器的输出端连接，且所述输出端通过第一电阻连接所述电流产生电路的输出端，所述第一运算放大器用于将所述待叠加模拟量与所述第一电阻上的电压降进行叠加，

所述电流产生电路还包括共模电阻，所述电流产生电路通过所述共模电阻连接接地端。

2.根据权利要求1所述的叠加运算电路，其特征在于，所属共模电阻的阻值大于所述第一电阻的阻值。

3.根据权利要求1所述的叠加运算电路，其特征在于，所述第一电压电流转换电路包括：第二运算放大器、第一开关管、第二开关管和第二电阻；

所述第二运算放大器的正相输入端输入所述第一电压信号，所述第二运算放大器的输出端连接所述第一开关管的控制端，所述第一开关管的输出端是所述第一电压电流转换电路的输出端；

所述第二开关管的控制端连接所述第二运算放大器的输出端，所述第二开关管的输出端连接所述第二运算放大器的负相输入端，所述第二开关管的输入端和所述第一开关管的输入端均连接电源；

所述第二运算放大器的负相输入端通过所述第二电阻连接接地端。

4.根据权利要求3所述的叠加运算电路，其特征在于，所述第二电压电流转换电路包括：第三运算放大器、第三开关管、第四开关管和第三电阻；

所述第三运算放大器的正相输入端输入所述第二电压信号，所述第三运算放大器的输出端连接所述第三开关管的控制端，所述第三运算放大器的负相输入端连接所述第三开关管的输出端，且所述第三运算放大器的负相输入端通过所述第三电阻连接接地端；

所述第四开关管的控制端连接所述第三运算放大器的输出端，所述第四开关管的输出端是所述第二电压电流转换电路的输出端，所述第四开关管和所述第三开关管的输入端连接电源。

5.根据权利要求1所述的叠加运算电路，其特征在于，所述电流复制电路是由第五开关管和第六开关管构成的标准电流镜电路；

所述第五开关管的控制端与所述第六开关管的控制端连接，所述第五开关管的输出端与所述第六开关管的输出端均连接接地端，所述第五开关管的输入端连接所述第五开关管的控制端，所述第五开关管的输入端是所述电流复制电路的输入端，所述第六开关管的输入端是所述电流复制电路的输出端。

6.根据权利要求3所述的叠加运算电路，其特征在于，

所述第二运算放大器的负相输入端通过所述第二电阻连接所述共模电阻的第一端，所述共模电阻的第二端连接接地端，

所述第三运算放大器的负相输入端通过所述第三电阻连接所述共模电阻的第一端。

7.根据权利要求6所述的叠加运算电路，其特征在于，所述第二电阻、第三电阻和所述共模电阻的阻值相等。

8.根据权利要求6或7所述的叠加运算电路，其特征在于，所述第二电阻、第三电阻和所述共模电阻的阻值均大于所述第一电阻。

9.根据权利要求3所述的叠加运算电路，其特征在于，所述第一开关管和所述第二开关管均为P型金属-氧化物-半导体MOS场效应管。