[发明专利]一种带记忆功能的防电源抖动电路

权利要求书

1.一种带记忆功能的防电源抖动电路，其特征在于，包括：逻辑锁存电路、时钟电路和内部电源模块；所述内部电源模块的输入端接电源VDD，其输出端接所述逻辑锁存电路的供电端；所述逻辑锁存电路在所述时钟电路的控制下进行数据的输入和输出；

其中，当电源VDD掉电电源电压低于一预定阈值时，所述内部电源模块输出所述逻辑锁存电路的供电端V端所需的电源，将所述电源VDD掉电后的一个时期内进入所述逻辑锁存电路的数据锁存。

2.根据权利要求1所述的带记忆功能的防电源抖动电路；其特征在于，所述内部电源模块电路包括一个P型MOS管和电容C；所述P型MOS管的漏极外接电源VDD，所述P型MOS管的源极和栅极短接一起与所述电容C的一端连接，所述电容C的另一端接地，所述P型MOS管的栅极接地。

3.根据权利要求1所述的带记忆功能的防电源抖动电路；其特征在于，所述内部电源模块电路包括P型MOS管和电容C；所述P型MOS管的漏极外接电源VDD，所述P型MOS管的源极和栅极短接一起与所述电容C的一端连接，所述电容C的另一端接地，所述P型MOS管的栅极接一个分压电压。

4.根据权利要求1所述的带记忆功能的防电源抖动电路；其特征在于，所述内部电源模块电路包括P型MOS管MP1、P型MOS管MP2、P型MOS管MP3和一个电容C；所述P型MOS管MP1的漏极外接电源VDD，所述P型MOS管MP1的源极和栅极短接一起与所述电容C的一端连接，所述电容C的另一端接地，所述P型MOS管MP2的漏极接所述P型MOS管MP3的源极，所述P型MOS管MP3的漏极连接地端；所述P型MOS管MP2的源极接V端。

5.根据权利要求1所述的带记忆功能的防电源抖动电路；其特征在于，所述逻辑锁存模块包括RS触发器、D触发器、锁存器和/或RAM。

6.根据权利要求1所述的带记忆功能的防电源抖动电路；其特征在于，所述时钟电路包括一个与非门或一个或非门，用于在低压状态下或上电一段时间内阻止时钟CLK信号变化。

7.根据权利要求1所述的带记忆功能的防电源抖动电路；其特征在于，还包括解锁定电路，所述解锁定电路包括防抖检测单元、上升沿检测单元、锁存单元、导向器和或非门，用于在低压状态下或上电一段时间内阻止所述逻辑锁存电路复位，并确保所述逻辑锁存模块在正常工作时，输出复位信号。