[发明专利]用于时间交错模数转换的装置和方法

权利要求书

1.一种时间交错模数转换器ADC电路，包括：

用于模拟输入信号的输入；

第一ADC组，包括第一多个并行时分复用ADC，其中，所述第一多个并行时分复用ADC被配置为：随后在第一时间间隔期间生成所述模拟输入信号的第一多个采样；

第一缓冲放大器，耦合在所述输入与所述第一ADC组之间；

第二ADC组，包括第二多个并行时分复用ADC，其中，所述第二多个并行时分复用ADC被配置为：随后在第二时间间隔期间生成所述模拟输入信号的第二多个采样，其中，所述第一时间间隔和所述第二时间间隔是接连的时间间隔；

第二缓冲放大器，耦合在所述输入与所述第二ADC组之间；

其中

所述第一ADC组具有与之关联的、耦合到所述第一缓冲放大器的至少一个第一虚设采样器，其中，所述ADC电路被配置为：在所述第一时间间隔开始之前，激活所述第一虚设采样器，并且

所述第二ADC组具有与之关联的、耦合到所述第二缓冲放大器的至少一个第二虚设采样器，其中，所述ADC电路被配置为：在所述第二时间间隔开始之前，激活所述第二虚设采样器。

2.根据权利要求1所述的时间交错ADC电路，其中，所述第一虚设采样器与所述第一多个并行时分复用ADC并行地耦合到所述第一缓冲放大器，并且

其中，所述第二虚设采样器与所述第二多个并行时分复用ADC并行地耦合到所述第二缓冲放大器。

3.根据权利要求1所述的时间交错ADC电路，其中，所述第一ADC组包括耦合在所述第一缓冲放大器与所述第一多个并行时分复用ADC之间的第一多个并行时分复用采样器，其中，所述第一虚设采样器与所述第一多个并行时分复用采样器并行地耦合到所述第一缓冲放大器，并且

其中，所述第二ADC组包括耦合在所述第二缓冲放大器与所述第二多个并行时分复用ADC之间的第二多个并行时分复用采样器，其中，所述第二虚设采样器与所述第二多个并行时分复用采样器并行地耦合到所述第二缓冲放大器。

4.根据权利要求3所述的时间交错ADC电路，还包括：

一个或多个第三缓冲放大器，耦合在所述第一多个并行时分复用采样器与所述第一多个并行时分复用ADC之间；和

一个或多个第四缓冲放大器，耦合在所述第二多个并行时分复用采样器与所述第二多个并行时分复用ADC之间。

5.根据权利要求1所述的时间交错ADC电路，其中，所述ADC电路包括控制电路，所述控制电路被配置为：在从所述第二时间间隔向所述第一时间间隔的转换处激活所述第一虚设采样器，并且在从所述第一时间间隔向所述第二时间间隔的转换处激活所述第二虚设采样器。

6.根据权利要求1所述的时间交错ADC电路，其中，所述ADC电路包括控制电路，所述控制电路被配置为：在所述第一多个并行时分复用ADC中的第一个被激活的所述第一时间间隔的第一个时钟周期之前的一个时钟周期，激活所述第一虚设采样器，并且在所述第二多个并行时分复用ADC中的第一个被激活的所述第二时间间隔的第一个时钟周期之前的一个时钟周期，激活所述第二虚设采样器。

7.根据权利要求1所述的时间交错ADC电路，其中，所述ADC电路包括控制电路，所述控制电路被配置为：在所述第二多个并行时分复用ADC中的最后一个被激活的所述第二时间间隔的最后一个时钟周期期间，激活所述第一虚设采样器，并且在所述第一多个并行时分复用ADC中的最后一个被激活的所述第一时间间隔的最后一个时钟周期期间，激活所述第二虚设采样器。

8.根据权利要求1所述的时间交错ADC电路，其中，每个时分复用ADC包括相应的输入采样电路，所述相应的输入采样电路具有相应的输入开关、相应的电容器和相应的用于将所述电容器的电位数字化的数字化器。

9.根据权利要求1所述的时间交错ADC电路，其中，所述ADC电路被配置为：丢弃所述第一虚设采样器和所述第二虚设采样器生成的所述模拟输入信号的采样。