[发明专利]矩阵转置和乘法

说明书

公开了用于矩阵转置和乘法操作的实施例。在实施例中，处理器包括解码器和执行电路。解码器用于对指令解码，该指令具有包括操作码字段、第一目的地操作数字段、第一源操作数字段和第二源操作数字段的格式，操作码字段用于指定操作码，第一目的地操作数字段用于指定目的地矩阵位置，第一源操作数字段用于指定第一源矩阵位置，第二源操作数字段用于指定第二源矩阵位置。执行电路用于响应于经解码的指令，以：对第一源矩阵进行转置以生成经转置的第一源矩阵；使用经转置的第一源矩阵并使用第二源矩阵来执行矩阵乘法以生成结果；以及将结果存储在目的地矩阵位置中。

技术领域

技术领域总体上涉及计算机处理器架构，并且更具体地涉及处理矩阵数据。

背景技术

在诸如机器学习和其他批量数据处理之类的许多计算任务中，矩阵正变得日益重要。深度学习是一类机器学习算法。诸如深度神经网络的深度学习架构已经被应用于包括计算机视觉、语音识别、自然语言处理、音频识别、社交网络过滤、机器翻译、生物信息学和药物设计的领域。

用于深度学习的两种工具推理和训练正趋向于低精度算术。使深度学习算法和计算的吞吐量最大化可以辅助满足深度学习处理器的需求，深度学习处理器例如在数据中心中执行深度学习的那些处理器。

矩阵-矩阵乘法(也称为GEMM或通用矩阵乘法)是在当今处理器上的常见的重计算操作。用于矩阵乘法(例如，GEMM)的特殊硬件是用于改善诸如深度学习之类的某些应用的峰值计算(和能效)的好的选项。只要输出元素具有足够的位(即，多于输入)，这些应用中的一些，包括深度学习，就可以对具有相对少的位的输入数据元素进行操作而不损失准确度。

附图说明

在所附附图中以示例方式而非限制方式来图示本发明，在附图中，类似的附图标记指示类似的要素，其中：

图1A图示经配置的片的实施例；

图1B图示经配置的片的实施例；

图2图示矩阵存储的若干示例；

图3图示利用矩阵(片)操作加速器的系统的实施例；

图4和图5示出如何使用矩阵操作加速器来共享存储器的不同实施例；

图6图示使用片的矩阵乘法累加操作(“TMMA”)的实施例；

图7图示链式融合乘法累加指令的迭代的执行的子集的实施例；

图8图示链式融合乘法累加指令的迭代的执行的子集的实施例；

图9图示链式融合乘法累加指令的迭代的执行的子集的实施例；

图10图示链式融合乘法累加指令的迭代的执行的子集的实施例；

图11图示根据实施例的尺寸为2的幂的SIMD实现方式，其中，累加器使用比至乘法器的输入的尺寸大的输入尺寸；

图12图示利用矩阵操作电路的系统的实施例；

图13图示处理器核流水线的实施例，该处理器核流水线支持使用片的矩阵操作；

图14图示处理器核流水线的实施例，该处理器核流水线支持使用片的矩阵操作；

图15图示按行为主格式和列为主格式表达的矩阵的示例；

图16图示矩阵(片)的使用的示例；

图17图示矩阵(片)的使用的方法的实施例；

图18图示根据实施例的对片的使用的配置的支持；

图19图示将支持的矩阵(片)的描述的实施例；

图20(A)-图20(D)图示(多个)寄存器的示例；