[发明专利]用于立即数折叠的数据和标志的重建

说明书

本发明涉及用于立即数折叠的数据和标志的重建。在一个实施例中，一种处理器包括：提取逻辑，其要提取指令；解码逻辑，其要解码指令；执行逻辑，其要执行指令中的至少一些；以及重建逻辑。解码逻辑可以标识具有第一立即数值的第一指令，将第一立即数值与跟第一指令的第一操作数相关联的折叠立即数值进行累加，并防止第一指令被提供给执行逻辑，使得将不在执行逻辑内执行第一指令。重建逻辑可以重建与第一指令的结果相关联的一个或多个标志。描述并要求保护了其他实施例。

技术领域

本公开关于处理逻辑、微处理器和相关指令集架构的领域，所述相关指令集架构在由处理器或其他处理逻辑执行时实行逻辑运算、数学运算或其他功能操作。

背景技术

在现代处理器指令集架构（ISA）中，许多整数加法运算对整数寄存器和立即数值（immediate value）进行运算，立即数值是随指令提供的值。这样的指令可以用在各种各样的情形中。在某些情况下，由于包括这样的指令而产生了依赖性。这些依赖性可能会对处理器性能产生不利影响。

附图说明

图1A是根据本公开实施例的由可包括用来执行指令的执行单元的处理器形成的示例性计算机系统的框图。

图1B图示了根据本公开实施例的数据处理系统。

图1C图示了根据本公开实施例的用来执行操作的数据处理系统的另一个实施例。

图2是根据本公开实施例的用于可包括用来执行指令的逻辑电路的处理器的微架构的框图。

图3A图示了根据本公开实施例的多媒体寄存器中的各种打包（packed）数据类型表示。

图3B图示了根据本公开实施例的可能的寄存器中数据存储格式。

图3C图示了根据本公开实施例的多媒体寄存器中的各种有符号和无符号的打包数据类型表示。

图3D图示了操作编码格式的实施例。

图3E图示了根据本公开实施例的具有四十或更多位的另一个可能的操作编码格式。

图3F图示了根据本公开实施例的又一个可能的操作编码格式。

图4A是图示了根据本公开实施例的有序管线和寄存器重命名阶段（stage）、无序发布/执行管线的框图。

图4B是图示了根据本公开实施例的将包括在处理器中的有序架构核和寄存器重命名逻辑、无序发布/执行逻辑的框图。

图5A是根据本公开实施例的处理器的框图。

图5B是根据本公开实施例的核的示例实现的框图。

图6是根据本公开实施例的系统的框图。

图7是根据本公开实施例的第二系统的框图。

图8是根据本公开实施例的第三系统的框图。

图9是根据本公开实施例的片上系统的框图。

图10图示了根据本公开实施例的包含可以执行至少一个指令的中央处理单元和图形处理单元的处理器。

图11是图示了根据本公开实施例的IP核的开发的框图。

图12图示了根据本公开实施例的不同类型的处理器可如何仿真第一类型的指令。

图13图示了根据本公开实施例的对比将源指令集中的二进制指令转换成目标指令集中的二进制指令的软件指令转换器的使用的框图。

图14是根据本公开实施例的处理器的指令集架构的框图。

图15是根据本公开实施例的处理器的指令集架构的更详细的框图。