[发明专利]在MOSFET接触孔上沉积RRAM底电极的工艺方法在审

专利信息
申请号: 202011508314.4 申请日: 2020-12-18
公开(公告)号: CN112635518A 公开(公告)日: 2021-04-09
发明(设计)人: 杜怡行;顾林;何应春 申请(专利权)人: 华虹半导体(无锡)有限公司
主分类号: H01L27/24 分类号: H01L27/24;H01L45/00
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 焦健
地址: 214028 江*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: mosfet 接触 沉积 rram 电极 工艺 方法
【权利要求书】:

1.一种在MOSFET接触孔上沉积RRAM底电极的工艺方法,其特征在于:包含:

第一步,在制作RRAM的相应的第一介质层及接触孔钨栓填充之后,对第一介质层及接触孔钨栓进行研磨,使整个表面平坦化;

第二步,在整个器件表面再沉积一层第二介质层,覆盖在第一介质层及接触孔钨栓上;

第三步,涂覆光刻胶,以光刻胶定义打开RRAM底电极形成区域的窗口;

第四步,利用刻蚀工艺去除窗口内的第二介质层,露出接触孔钨栓;

第五步,去除光刻胶;

第六步,在整个器件表面沉积底电极导电介质层;

第七步,进行CMP工艺,对沉积的底电极导电介质层进行研磨。

2.如权利要求1所述的在MOSFET接触孔上沉积RRAM底电极的工艺方法,其特征在于:所述第一步中,所述接触孔贯穿第一介质层,所述第一介质层为氧化硅层;所述研磨采用CMP工艺。

3.如权利要求1所述的在MOSFET接触孔上沉积RRAM底电极的工艺方法,其特征在于:所述第二步中,沉积的氧化硅层的厚度需至少满足底电极金属层与介质层内金属层接触所需要的最低厚度。

4.如权利要求1所述的在MOSFET接触孔上沉积RRAM底电极的工艺方法,其特征在于:所述第三步中,光刻胶打开底电极形成区域的窗口,窗口内露出第二介质层,第二介质层下方为接触孔钨栓。

5.如权利要求1所述的在MOSFET接触孔上沉积RRAM底电极的工艺方法,其特征在于:所述第二步中,第二介质层采用CVD法进行沉积。

6.如权利要求1所述的在MOSFET接触孔上沉积RRAM底电极的工艺方法,其特征在于:所述第四步中,利用氢氟酸溶液进行湿法刻蚀去除窗口内的第二介质层,使窗口内的第二介质层下方的接触孔钨栓露出。

7.如权利要求1所述的在MOSFET接触孔上沉积RRAM底电极的工艺方法,其特征在于:所述第二介质层为氧化硅层。

8.如权利要求1所述的在MOSFET接触孔上沉积RRAM底电极的工艺方法,其特征在于:所述第六步中,底电极导电介质层采用PVD法沉积形成,沉积的厚度需将窗口内第二介质层所形成凹陷填满,并在氧化硅层表面整体覆盖一层。

9.如权利要求1所述的在MOSFET接触孔上沉积RRAM底电极的工艺方法,其特征在于:所述第六步中,沉积的底电极导电介质层为氮化钛。

10.如权利要求1所述的在MOSFET接触孔上沉积RRAM底电极的工艺方法,其特征在于:以第二介质层作为研磨终止层,对沉积的底电极导电介质层进行CMP工艺,研磨掉氧化硅层上的底电极导电介质层,研磨终止于第二介质层表面。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华虹半导体(无锡)有限公司,未经华虹半导体(无锡)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202011508314.4/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top