[发明专利]一种DC-DC变换器的数模混合控制电路和控制方法

权利要求书

1.一种DC-DC变换器的数模混合控制电路，其特征在于，包括模拟控制部分和数字控制部分，

所述模拟控制部分包括第一跨导放大器、第二跨导放大器、第一电流控制振荡器、第二电流控制振荡器和模数转换器，

所述第一跨导放大器的两个输入端分别连接所述DC-DC变换器中电感的两端，用于将所述DC-DC变换器的电感电压转换为电流信号后输出；

所述第一电流控制振荡器的输入端连接所述第一跨导放大器的输出端，用于根据所述第一跨导放大器输出的电流信号产生对应的频率信号后输出；

所述第二跨导放大器的两个输入端分别连接所述DC-DC变换器的输出电压和参考电压，用于将所述DC-DC变换器的输出电压和参考电压的误差电压转换为误差电流信号i_err，并根据所述误差电流信号i_err产生所述第二跨导放大器的输出电流i_ico2；

所述第二电流控制振荡器的输入端连接所述第二跨导放大器的输出端，用于根据所述第二跨导放大器的输出电流i_ico2产生对应的频率信号后输出；

所述模数转换器的两个输入端分别连接所述DC-DC变换器的输出电压和所述参考电压，用于将所述DC-DC变换器的输出电压和所述参考电压的差值转换为对应的数字误差电压信号；

所述数字控制部分包括数字滤波器、数字补偿器、第一计数器、第二计数器、加法器、数字比较器和导通时间产生模块，

所述数字滤波器的时钟输入端连接所述第一电流控制振荡器输出的频率信号，其控制输入端连接所述导通时间产生模块输出的用于控制所述DC-DC变换器中开关管的脉冲控制信号，在所述数字滤波器的每个时钟周期将所述数字滤波器的输出信号进行累加或累减后输出到所述数字比较器的第一输入端；若当前所述数字滤波器的时钟周期中所述脉冲控制信号为高电平，将所述数字滤波器的输出信号累加，若当前所述数字滤波器的时钟周期中所述脉冲控制信号为低电平，将所述数字滤波器的输出信号累减；

所述数字补偿器的输入端连接所述模数转换器输出的所述数字误差电压信号，其输出端产生补偿信号；

所述第二计数器的时钟输入端连接所述第二电流控制振荡器输出的频率信号，其控制端连接所述导通时间产生模块输出的脉冲控制信号，所述第二计数器在所述脉冲控制信号的下降沿开始计数，在所述脉冲控制信号的上升沿停止计数并复位；

所述加法器的第一输入端连接所述数字补偿器的输出端，其第二输入端连接所述第二计数器的输出端，其输出的链接所述数字比较器的第二输入端；

仅当所述数字比较器比较出所述数字滤波器的输出信号低于所述加法器的输出信号时，所述数字比较器的输出信号控制控制所述导通时间产生模块输出的脉冲控制信号由低翻高，并控制所述第一计数器复位；

所述第一计数器的时钟输入端连接系统时钟，所述第一计数器在复位后重新开始计数，当所述第一计数器计数达到预设导通时间计数值后，所述第一计数器计数的输出信号控制所述导通时间产生模块输出的脉冲控制信号由高翻低。

2.根据权利要求1所述的DC-DC变换器的数模混合控制电路，其特征在于，所述第二跨导放大器根据所述误差电流信号i_err产生的输出电流为i_ico2＝i₀×(i₁-i_err)/i₁，其中i₀是第一基准电流，i₁是第二基准电流；

通过调节所述第一基准电流i₀和/或所述第二基准电流i₁改变所述第二计数器输出信号的斜率，从而改变所述导通时间产生模块输出的脉冲控制信号由低翻高的时间。

3.根据权利要求1或2所述的DC-DC变换器的数模混合控制电路，其特征在于，所述数字滤波器输出信号的初始值为零。