[发明专利]可重构处理器上快速傅里叶变换运算方法及可重构处理器有效
申请号: | 202011503222.7 | 申请日: | 2020-12-18 |
公开(公告)号: | CN112487352B | 公开(公告)日: | 2022-06-10 |
发明(设计)人: | 尹首一;谢思敏;谷江源;钟鸣;罗列;张淞;王智;韩慧明;刘雷波;魏少军 | 申请(专利权)人: | 清华大学 |
主分类号: | G06F17/14 | 分类号: | G06F17/14;G06F15/78 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 薛平;周晓飞 |
地址: | 10008*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 可重构 处理器 快速 傅里叶变换 运算 方法 | ||
1.一种可重构处理器上快速傅里叶变换运算方法,其特征在于,包括:
将快速傅里叶变换分为多层运算;
将可重构处理器的共享存储器中的bank按照地址由低到高划分为两组,低地址的一组bank组成第一共享存储器,高地址的一组bank组成第二共享存储器;
将第一层运算所需计算的初始数据存入所述第一共享存储器,将第一层运算的控制信息存入所述第二共享存储器,通过可重构处理器中的处理单元阵列以第一层运算为当前层运算开始循环执行以下步骤,依次实现从第一层运算至最后一层运算的计算:
从所述第一共享存储器中读取当前层运算所需计算的初始数据,从所述第二共享存储器中读取当前层运算的控制信息,并根据当前层运算所需计算的初始数据和当前层运算的控制信息进行计算,通过所述处理单元阵列将当前层运算的计算结果输出至所述第一共享存储器中进行存储,在所述处理单元阵列进行当前层运算的同时,将下一层运算的控制信息存入所述第二共享存储器中,以当前层运算的计算结果作为下一层运算所需计算的初始数据,将下一层运算视为新的当前层运算,将下一层运算的控制信息视为新的当前层运算的控制信息,其中,在所述第一共享存储器中当前层运算所需计算的初始数据和当前层运算的计算结果存储在不同的地址中,在所述第二共享存储器中当前层运算的控制信息和下一层运算的控制信息存储在不同的地址中;
所述当前层运算的控制信息包括蝶形运算的权重、输入数据的地址顺序和输出数据的地址顺序,通过所述处理单元阵列根据所述输入数据的地址顺序从所述第一共享存储器中获取当前层运算所需计算的初始数据,根据当前层运算所需计算的初始数据和所述蝶形运算的权重进行计算得到当前层运算的计算结果,根据所述输出数据的地址顺序将当前层运算的计算结果输出至所述第二共享存储器中存储。
2.如权利要求1所述的可重构处理器上快速傅里叶变换运算方法,其特征在于,还包括:
将所述第一共享存储器按照地址由低到高划分为第一地址段和第二地址段,将所述第二共享存储器按照地址由低到高划分为第三地址段和第四地址段,将第一层运算所需计算的初始数据存入所述第一共享存储器的第一地址段中,将第一层运算的计算结果存入所述第一共享存储器的第二地址段中,将下一层运算的计算结果存入所述第一共享存储器中的第一地址段中,采用乒乓模式依次将各层运算的计算结果存入所述第一共享存储器的第一地址段或第二地址段中;将第一层运算的控制信息存入所述第二共享存储器中的第三地址段中,将下一层运算的控制信息存入所述第二共享存储器中的第四地址段中,采用乒乓模式依次将各层运算的控制信息存入所述第二共享存储器的第三地址段或第四地址段中其中,所述第一地址段、第二地址段、第三地址段以及第四地址段均为预设地址长度。
3.如权利要求2所述的可重构处理器上快速傅里叶变换运算方法,其特征在于,还包括:
在所述第二共享存储器的第三地址段和第四地址段中,划分出用于存储控制信息中蝶形运算的权重的地址段,称为权重地址段,划分出用于存储控制信息中输入数据的地址顺序的地址段,称为输入地址段,划分出用于存储控制信息中输出数据的地址顺序的地址段,称为输出地址段,将各层运算的控制信息按照权重地址段、输入地址段以及输出地址段存储在所述第二共享存储器的第三地址段或第四地址段中。
4.如权利要求3所述的可重构处理器上快速傅里叶变换运算方法,其特征在于,还包括:
将第一层运算的控制信息对应的权重地址段的起始地址、输入地址段的起始地址以及输出地址段的起始地址写入可重构处理器的全局寄存器中,在第一层运算的计算结束时,通过所述处理单元阵列将所述全局寄存器中的权重地址段的起始地址、输入地址段的起始地址以及输出地址段的起始地址分别与预设地址长度进行异或计算,得到下一层运算的控制信息对应的权重地址段的起始地址、输入地址段的起始地址以及输出地址段的起始地址并存储在所述全局寄存器中,依次在每层运算的计算结束后,通过所述处理单元阵列将所述全局寄存器中的权重地址段的起始地址、输入地址段的起始地址以及输出地址段的起始地址分别与预设地址长度进行异或计算,得到下一层运算的控制信息对应的权重地址段的起始地址、输入地址段的起始地址以及输出地址段的起始地址,并根据下一层运算的控制信息对应的权重地址段的起始地址、输入地址段的起始地址以及输出地址段的起始地址从所述第二共享存储器中读取下一层运算的控制信息。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011503222.7/1.html,转载请声明来源钻瓜专利网。