[发明专利]一种内存训练的方法及系统

说明书

本发明提供一种内存训练的方法及系统。所述方法包括有中央控制器，与中央控制器连接的至少两个并行连接的存储控制器，以及设置在所述存储控制器中的至少一个微处理单元；中央控制器启动时序参数的内存训练；由微处理单元在存储控制器内执行至少一个内存训练子任务，得出第一子任务结果并将所述第一子任务结果发送给中央控制器；中央控制器接收第一子任务结果后，根据所述第一子任务结果执行至少一个内存训练子任务，确定出所述时序参数的配置值。本发明能够充分发挥中央处理器和微处理单元各自优势配合完成内存训练，大大提高了多存储控制器系统的内存训练效率；大幅提升了多存储控制器系统的内存训练速度，推动人工智能、高性能计算的发展。

技术领域

本发明涉及芯片技术领域，尤其涉及一种内存训练的方法及系统。

背景技术

随着人工智能、高性能计算的发展，处理器、显卡等计算单元对内存的容量、带宽提出了更高的要求。由于内存自身的高工作频率(GHz级)、并行同步总线(并行数据线、命令地址线，与时钟、采样信号同步)、封装工艺差异或PCB走线差异，以及外部应用环境如温度、电压变化的影响，内存信号极容易被干扰导致数据收发错误。

内存训练是通过循环尝试调整存储控制器(memory controller，简称MC,所述存储控制器可按照一定的时序规则对存储器的访问进行必要控制的模块，包括地址信号、数据信号以及各种命令信号的控制，使主设备能够根据自己的要求使用存储器上的存储资源。)中相关时序参数值，如ADDR/CMD信号对CLK，DQ信号对DQS的延时参数，测试出可以保证各个信号在信号采样前有足够的建立时间，采样后有足够的保持时间，从而信号能被正确采样的延时参数。从这些可以工作的延时参数中选取最优值，配置到存储控制器中，保证存储设备工作在最稳定的状态。所以处理器或显卡在开机过程中可选择地对存储进行内存训练，找到最优参数，配置到存储控制器中，保证内存稳定工作。

在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：

现有技术中主要针对一个存储控制器进行内存训练；而随着计算单元对存储单元的容量和带宽要求越来越高，一般系统中会集成多个存储控制器，以便管理更多存储单元，且各个存储控制器可以并发运行，提高存储带宽。并且现有技术也并没有提供对多个存储控制器应该如何进行内存训练的方案。

而通过最简单方式，对集成多个存储控制器的系统，简单扩充现有技术，依次串行对多个存储控制器进行内存训练。同时该方案也不能够发挥各个存储控制器的并行性，效率非常低下，严重影响内存训练速度。

如果CPU发起多个线程，并行方式控制存储控制器进行内存训练，则需要CPU和多个存储控制器之间进行频繁地小数据传输(内存训练过程是一个多重循环迭代的小数据收发过程)，且使用间接模式通信(CPU与存储控制器之间一般需要跨越多个总线和模块进行数据交互)，进而该方案的内存训练效率也比较低下。

发明内容

本发明提供的内存训练的方法及系统，能够充分发挥中央处理器和微处理单元各自优势配合完成内存训练，大大提高了多存储控制器系统的内存训练效率；大幅提升了多存储控制器系统的内存训练速度，推动人工智能、高性能计算的发展。

第一方面，本发明提供一种内存训练的方法，包括有中央控制器，与中央控制器连接的至少两个并行连接的存储控制器，以及设置在所述存储控制器中的至少一个微处理单元；

中央控制器启动时序参数的内存训练；

由微处理单元在存储控制器内执行至少一个内存训练子任务，得出第一子任务结果并将所述第一子任务结果发送给中央控制器；

中央控制器接收第一子任务结果后，根据所述第一子任务结果执行至少一个内存训练子任务，确定出所述时序参数的配置值。

可选地，所述时序参数的内存训练可预设为至少两个子任务，并由指定的中央控制器或者微处理单元进行执行；