[发明专利]保证安全非易失内存中数据崩溃一致性的方法及处理器

说明书

本发明属于计算机数据存储领域，具体涉及保证安全非易失内存中数据崩溃一致性的方法及处理器，包括：在一级缓存控制器中添加事务持久化顺序控制引擎用于控制事务中日志和数据的持久化顺序，该引擎对日志缓存行的刷新和踢出操作采取立即持久化到内存的方式，对数据缓存行的刷新操作采取先持久化缓存中对应日志缓存行然后持久化该数据缓存行的方式；内存控制器接收来自缓存写请求，提前将数据、计数器块和默克尔树次底层节点持久化而不等默克尔树完全更新，且将次要计数器与日志条目并置写入内存，依据地址信息在写队列中合并安全元数据的写入。本发明保证了非易失内存系统在安全性和崩溃一致性之间的平衡，降低了事务执行延迟并提升系统写寿命。

技术领域

本发明属于计算机数据存储领域，更具体地，涉及保证安全非易失内存中数据崩溃一致性的方法及处理器。

背景技术

传统的内存技术DRAM受限于制造工艺及刷新功耗等很难再提供更大的容量来满足大数据时代计算机系统对于内存的需求。新型的非易失内存技术(NVM)，例如相变存储器(PCM)、阻变存储器(ReRAM)和自转移矩随机存储器(STT-RAM)，具有非易失性以及与DRAM相近的性能，它的存储密度高、能耗低，有望成为下一代内存技术。并且随着Intel Optane DCPersistent Memory的发行，非易失内存技术将得到广泛部署。

由于非易失性，非易失内存技术的有效部署存在两个挑战：第一个挑战是数据的安全性，由于数据在系统掉电后仍然持久地保存在内存中，系统除了面临和DRAM一样的监听重放等攻击外还存在数据剩磁漏洞；第二个挑战是数据的崩溃一致性，NVM具有崩溃后立即恢复的优势，但由于现代处理器核心会对内存写等操作进行重排序以及原子内存写入的大小通常只有8字节，系统在掉电或崩溃的瞬间容易产生不一致的数据。此外，NVM的写耐久性有限，比如PCM只能写1千万到10亿次就会损毁。

目前在非易失内存中保证数据的安全一般使用计数器加密及默克尔树机制来实现内存加密和完整性验证，保证数据的崩溃一致性则通常采用事务技术，但尚未有在非易失内存中同时保证数据的安全和崩溃一致性的方案，而简单地结合上述安全机制和事务技术来同时保证数据安全和一致是不实际的，主要原因是默克尔树的顺序更新及安全元数据的大量内存写入(即持久化)会造成难以容忍的事务执行延迟及写放大，降低了系统的整体性能及寿命。

发明内容

本发明提供一种保证安全非易失内存中数据崩溃一致性的方法及处理器，用以解决现有在均衡非易失内存的安全和数据崩溃一致性时往往存在高事务执行延迟和写放大现象而导致无法有效均衡的技术问题。

本发明解决上述技术问题的技术方案如下：一种保证安全非易失内存中数据崩溃一致性的方法，包括：在处理器的一级缓存控制器中添加事务持久化顺序控制引擎；在内存控制器中添加三个寄存器用于存储需一起写入到内存的密文数据、计数器块以及默克尔树次底层节点，且所述处理器处理事务的步骤包括：

事务持久化顺序控制引擎控制一级数据缓存中事务日志和数据的刷新及踢出操作，其中，对事务日志缓存行的刷新和踢出操作采取立即写入内存的方式，对事务数据缓存行的刷新操作采取先将一级数据缓存中对应日志缓存行写入内存然后将该数据缓存行写入内存的方式；

每次进行事务内存写入时，内存控制器依次将对应计数器块中的次要计数器加一、加密数据、顺序更新默克尔树的各层节点，得到的数据分别存储至对应寄存器；其中，一旦对应的计数器块及默克尔树次底层节点均被更新并存入寄存器中，内存控制器立即将这三个寄存器中存储的内容一起写入内存；其中在写入到写队列之前，判断当前写请求包含的数据是否为日志，若是，则使用已更新计数器块中对应次要计数器覆盖日志中次要计数器并去除计数器块写入；在写入到写队列之后，根据当前写入的安全元数据地址，将写队列中地址一致的安全元数据合并且写入内存。