[发明专利]一种精简串行传输电路

说明书

本发明公开一种精简串行传输电路，属于SoC系统芯片设计领域，包括波特率产生单元、发送模块和接收模块。所述精简串行传输电路是一种通信协议控制器，实现串行设备的通信。串行通信是利用串行数据线将数据一位位的进行传输，串行通信线路比较简单，对传输线缆的要求低，因此可以降低成本，适合对传输速率要求不高的场合，并可以进行较远距离的通信。独立控制的发送模块和接收模块设计，发送模块和接收模块分别由各自的发送状态机和接收状态机来控制；电路结构实现较为简单，芯片占用面积更小，减少对逻辑资源的消耗；波特率产生单元可配置，支持任意时钟输入，数据帧字长可进行配置。

技术领域

本发明涉及SoC系统芯片设计技术领域，特别涉及一种精简串行传输电路。

背景技术

随着集成电路设计技术的不断进步，SoC(System on Chip，片上系统或系统级芯片)设计发展的越来越成熟。典型的SoC芯片中包含中央处理器CPU、图形处理单元GPU、总线、存储器或者各种接口控制器等部件，根据其具体的应用场景，SoC芯片内部的接口等部件有所不同。

SoC芯片设计是当前大规模集成电路设计领域的最新发展方向，已经成为当今集成电路技术的主流，具有广阔的发展前景，也为芯片设计技术和电子信息技术的发展提供了前所未有的机遇。SoC技术的基础是知识产权IP核的复用，通过采用不同的IP核，可以实现针对各种应用的芯片产品。成熟的IP核复用可以极大的缩短产品的研发周期，实现产品的快速上市，提高产品竞争力。SoC芯片设计中要考虑产品的面积、功耗和性能等因素。

发明内容

本发明的目的在于提供一种精简串行传输电路，以解决背景技术中的问题。

为解决上述技术问题，本发明提供了一种精简串行传输电路，包括：

波特率产生单元，能够进行编程配置，接收系统时钟输入；

发送模块和接收模块，分别由发送状态机和接收状态机控制，以实现发送数据和接收数据；

所述精简串行传输电路利用系统时钟输入，并将其进行分频，分频范围为1到2¹⁶-1，波特率产生单元的输出时钟频率为波特率的16倍，波特率为每秒传输的比特位的数量；波特率的计算公式如下：波特率＝(1/16)*(系统时钟频率/除数)。

可选的，所述发送模块包括五个子模块：3选1多路器MUX、发送状态机、第一比特计数器、第一移位寄存器和第一周期计数器；

3选1多路器MUX将输出信号在高电平、低电平和输入数据3者之间进行选择输出；发送状态机控制其他4个子模块；第一比特计数器记录传输的数据位数；第一移位寄存器将8位并行输入数据转换为串行输出数据；第一周期计数器记录时钟周期数；

时钟输入由所述波特率产生单元生成，时钟频率为16*波特率。

可选的，所述发送状态机包括以下几个状态：t_idle空闲状态、t_start开始状态、t_wait等待状态、t_shift移位状态和t_stop停止状态；

reset复位信号有效时，发送模块进行复位，发送状态机处于t_idle空闲状态；若start开始信号为低，发送状态机则一直保持在t_idle空闲状态；当输入的start出现有效高电平脉冲时，第一移位寄存器从数据输入接口data_in中加载数据；发送状态机跳转到t_start开始状态，tx_data数据输出信号被3选1多路器MUX置为0，作为0开始位；

所述发送状态机的t_start状态下，所述第一周期计数器记录时钟周期个数，当计数到16时，所述发送状态机跳转到t_wait等待状态，所述3选1多路器MUX选择第一移位寄存器的串行数据，在tx_data数据输出接口输出，在t_wait等待状态等待16个时钟后，发送状态机跳转到t_shift移位状态，第一比特计数器记录传输数据位数，当传输位数达到预先设定值frame_len时，发送状态机跳转到t_stop停止状态；