[发明专利]一种系统级封装方法和电子设备

说明书

本发明公开了一种系统级封装方法和电子设备，包括：提供一衬底基板；在所述衬底基板的一侧贴装多个第一无源器件及至少一个芯片，其中，所述第一无源器件包括背离所述衬底基板一侧的外接端子；形成覆盖第一无源器件及所述至少一个芯片的塑封层；在塑封层对应至少一个所述第一无源器件处形成镂空；在所述镂空处堆叠第二无源器件，所述第二无源器件通过所述外接端子与所述第一无源器件相连。本发明提供的技术方案，通过将第一无源器件和第二无源器件相堆叠实现封装，避免第一无源器件和第二无源器件在衬底基板上展开贴装而出现占用面积较大的问题，进而有效解决现有技术存在的系统级封装结构占用面积较大的问题，优化了系统级封装结构的尺寸。

技术领域

本发明涉及封装技术领域，更为具体地说，涉及一种系统级封装方法和电子设备。

背景技术

随着集成电路技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。而集成电路封装不仅直接影响着集成电路、电子模块乃至整机的性能，而且还制约着整个电子系统的小型化、低成本和可靠性。

基板类封装中例如SIP(System In a Package系统级封装)具有灵活度高、集成度高、相对低成本、小面积、高频高速、生产周期短的特点，SIP封装技术不仅可以广泛用于工业应用和物联网领域，在手机以及智能手表、智能手环、智能眼镜等领域也有非常广阔的市场。运用SIP系统微型化设计，能以多元件整合方式，简化系统设计并满足设备微型化。在不改变外观条件下，又能增加产品的可携性和无线化以及即时性的优势。但是现有的SIP结构的占用面积较大。

发明内容

有鉴于此，本发明提供了一种系统级封装方法和电子设备，有效解决现有技术存在的系统级封装结构占用面积较大的问题，优化了系统级封装结构的尺寸。

为实现上述目的，本发明提供的技术方案如下：

一种系统级封装方法，包括：

提供一衬底基板；

在所述衬底基板的一侧贴装多个第一无源器件及至少一个芯片，其中，所述第一无源器件包括背离所述衬底基板一侧的外接端子；

形成覆盖所述第一无源器件及所述至少一个芯片的塑封层；

在所述塑封层对应至少一个所述第一无源器件处形成镂空；

在所述镂空处堆叠第二无源器件，所述第二无源器件通过所述外接端子与所述第一无源器件相连。

可选的，在形成覆盖所述第一无源器件及所述芯片的塑封层前，还包括：

在至少一个所述第一无源器件背离所述衬底基板一侧设置遮挡保护膜；

其中，通过揭除所述遮挡保护膜，以去除所述塑封层对应至少一个所述第一无源器件处的部分而形成所述镂空。

可选的，所述遮挡保护膜的材质包括ETFE、PET中至少之一者。

可选的，在所述塑封层对应至少一个所述第一无源器件处形成镂空，包括：

采用刻蚀工艺在所述塑封层对应至少一个所述第一无源器件处形成镂空。

可选的，在所述衬底基板的一侧贴装多个第一无源器件及至少一个芯片，包括：

在所述衬底基板一侧贴装多个第一无源器件，其中，所述第一无源器件包括背离所述衬底基板一侧的外接端子；

在所述衬底基板具有所述第一无源器件一侧贴装芯片；

通过焊线将所述芯片与所述衬底基板相连。

可选的，一个或多个所述芯片包括第一子芯片至第N子芯片，N为等于或大于2的整数；其中在所述衬底基板的一侧贴装芯片，包括：