[发明专利]一种具有低功耗和高写裕度的10T TFET SRAM单元电路

说明书

本发明公开了一种具有低功耗和高写裕度的10T TFET SRAM单元电路，电源VDD和PTFET晶体管P1的源极电连接；PTFET晶体管P1的漏极与PTFET晶体管P3的漏极、NTFET晶体管N3的漏极、PTFET晶体管P2的栅极、NTFET晶体管N2的栅极电连接；PTFET晶体管P2的漏极与PTFET晶体管P4的漏极、NTFET晶体管N4的漏极、PTFET晶体管P1的栅极、NTFET晶体管N1的栅极电连接。上述电路基于TFET器件利用读写分离结构，不仅提高了SRAM单元的写噪声容限，而且消除了TFET作为SRAM传输管出现的正向P‑I‑N电流，降低了单元的静态功耗。

技术领域

本发明涉及集成电路设计技术领域，尤其涉及一种具有低功耗和高写裕度的10TTFET SRAM单元电路。

背景技术

随着集成电路产业的不断发展，芯片集成度的不断提高，传统的金属-氧化物半导体场效应晶体管(MOSFET)的功耗问题变得更加突出，降低功耗的直接办法是降低电路的电源电压，但是在纳米级平台上开发集成电路，降低MOSFET的电源电压面临着巨大的挑战。受玻尔兹曼分布限制的亚阈值摆幅(Subthreshold Swing,SS)严重影响了器件的开关速率，随着电源电压的降低，MOSFET的泄漏电流呈指数增长，从而导致其静态功耗也呈指数增长，因此基于MOSFET器件的电路很难在超低电压下工作。

降低电路中的电源电压一直是集成电路产业中的研究热点，传统的MOSFET技术在超低功耗的应用中几乎已经达到了物理极限，室温下的亚阈值摆幅理论值不会低于60mV/dec。相对于MOSFET，目前最具有发展前景的低功耗器件是隧穿场效应晶体管(TunnelField-Effect Transistor，TFET)，其亚阈值摆幅可以突破60mV/dec的限制，并且能够在较低的电压下工作同时获得更大的电流开关比，因此可以大幅度地降低静态功耗。然而，由于TFET的特殊的结构特性，基于TFET的电路设计仍然存在一些挑战。TFET具有单向导电性并且TFET的源极和漏极的掺杂具有不对称性，导致TFET存在不受栅极控制的正偏P-I-N电流，增大了电路的静态功耗，也影响了保持状态下存储节点的稳定性。

发明内容

本发明的目的是提供一种具有低功耗和高写裕度的10T TFET SRAM单元电路，该电路基于TFET器件利用读写分离结构，不仅提高了SRAM单元的写噪声容限，而且消除了TFET作为SRAM传输管出现的正向P-I-N电流，降低了单元的静态功耗。

本发明的目的是通过以下技术方案实现的：

一种具有低功耗和高写裕度的10T TFET SRAM单元电路，所述电路包括四个PTFET晶体管，依次记为P1～P4；六个NTFET晶体管，依次记为N1～N6；其中：

电源VDD和PTFET晶体管P1的源极电连接，同时电源VDD也与PTFET晶体管P2的源极、PTFET晶体管P3的源极、PTFET晶体管P4的源极电连接；

PTFET晶体管P1的漏极与PTFET晶体管P3的漏极、NTFET晶体管N3的漏极、PTFET晶体管P2的栅极、NTFET晶体管N2的栅极电连接；

PTFET晶体管P2的漏极与PTFET晶体管P4的漏极、NTFET晶体管N4的漏极、PTFET晶体管P1的栅极、NTFET晶体管N1的栅极电连接；

NTFET晶体管N3的源极与NTFET晶体管N1的漏极、NTFET晶体管N5源极电连接；

NTFET晶体管N4的源极与NTFET晶体管N2的漏极、NTFET晶体管N6源极电连接；

NTFET晶体管N1的源极、NTFET晶体管N2的源极与GND电连接；

写字线WLL与PTFET晶体管P3的栅极电连接，写字线WLR与PTFET晶体管P4的栅极电连接；