[发明专利]SiC半导体器件及其制备方法

权利要求书

1.一种SiC半导体器件，其特征在于，所述器件包括：

由p型SiC制作的衬基，所述衬基包括衬底及形成在所述衬底表面的衬底氧化层；

设置于所述衬基上，由n+型3C-SiC制作的第一缓冲层，所述第一缓冲层杂质浓度是所述衬底杂质浓度的1/2；

设置于所述第一缓冲层上，由n型3C-SiC制作的漂移层，所述漂移层杂质浓度是所述衬底杂质浓度的4/5；

设置于所述漂移层上，由n型3C-SiC制作的外延层及形成在所述外延层表面的外延氧化层，所述外延层杂质浓度与所述衬底杂质浓度相同；

设置于所述外延层上，由n型六方结构4H-SiC制作的漏电极区；

设置于所述漏电极区上，由p型六方结构4H-SiC制作的栅极区；

设置于所述栅极区预设区域上，由n型六方结构6H-SiC制作的长源极区；

设置于所述栅极区其余区域上，由n型六方结构6H-SiC制作的短源极区；

设置于所述漏电极区与所述漂移区之间，有多晶硅填充的贯通区，所述贯通区位于所述外延区中央；

设置于所述外延层及形成在所述外延层表面的外延氧化层之间，由p+型3C-SiC制作的第二缓冲层；

设置于所述第二缓冲层上，由p-型3C-SiC制作的耐压层，在所述耐压层中形成浅沟槽隔离结构，所述浅沟槽隔离结构将所述耐压层分为高耐压器件区和非高耐压器件区；

栅电极，位于所述栅极区结构上且电连接所述栅极区结构；

漏电极，位于所述漏电极区结构上且电连接所述漏电极区结构；

长源极，位于所述长源极区结构且电连接所述且电连接所述长源极区结构；

短源极，位于所述短源极区结构且电连接所述且电连接所述短源极区结构。

2.根据权利要求1所述的器件，其特征在于，所述栅极区的内部表面上分别以预设区域与其余区域相向地设置具有同一浓度、同一深度的长源极区与短源极区。

3.根据权利要求1所述的器件，其特征在于，在由n型3C-SiC制作的外延层上进行刻蚀以形成沟槽，并在所述沟槽注入氮离子，以形成在所述外延层表面的外延氧化层；

所述外延层的杂质浓度为1×10¹⁵/cm³至1×10¹⁶/cm³之间，所述外延层的膜厚为6μm-8μm之间。

4.根据权利要求3所述的器件，其特征在于，在所述外延层及形成在所述外延层表面的外延氧化层形成图案化硬掩膜层，并以所述图案化硬掩膜层为掩膜，刻蚀去除所述硬掩膜层、外延氧化层以及部分厚度的所述外延层，以形成所述沟槽。

5.根据权利要求1-4任一项所述的器件，其特征在于，在靠近外延氧化层的漏电极区、栅极区、长源极区及短源极区填入高掺杂多晶硅，并对所述高掺杂多晶硅进行p+型介质隔离刻蚀，以形成高掺杂多晶硅通孔，并在所述通孔上连接漏电极、栅极、长源极及短源极的电极。

6.根据权利要求5所述的器件，其特征在于，所述衬底为4H-SiC单晶衬底、6H-SiC单晶衬底或3C-SiC单晶衬底中的任意一种，所述衬底厚度为230μm-300μm。