[发明专利]一种半导体器件及其制造方法、集成电路、电子设备

说明书

本发明提供了一种半导体器件及其制造方法、集成电路、电子设备。半导体器件可包括但不限于半导体衬底、纳米线沟道、金属栅、第一外延部、金属插层、第二外延部、栅极、源极以及漏极等。纳米线沟道形成于半导体衬底上，金属栅环绕设置于纳米线沟道周围。第一外延部形成于纳米线沟道上，金属插层环绕设置于第一外延部周围，第二外延部环绕设置于金属插层周围。栅极与金属栅连接，源极与第二外延部连接，漏极与半导体衬底连接。该集成电路包括本发明的半导体器件，电子设备包括本发明的半导体器件或集成电路。本发明能提供一种低亚阈值摆幅、高开关电流比的半导体晶体管，本发明提供的半导体晶体管具有开态电流高、漏电流低以及集成度高等优点。

技术领域

本发明涉及半导体器件技术领域，更为具体来说，本发明能够提供一种半导体器件及其制造方法、集成电路、电子设备。

背景技术

目前，半导体器件一直在朝向小型化和集成化发展，这对于半导体器件的性能要求也越来越高。以半导体晶体管为例，常规晶体管往往会出现开态电流不足、漏电流高等问题，使器件的功耗增加，而且这些问题会随着器件的集成化程度的增加而更为严重。

因此，亟待需要提供一种开态电流更高、漏电流更低的半导体晶体管，从而满足实际产品的需要。

发明内容

为解决现有半导体器件存在的一个或多个问题，本发明能够提供一种半导体器件及其制造方法、集成电路、电子设备。

为实现上述技术目的，本发明能够提供一种半导体器件。该半导体器件可包括但不限于半导体衬底、纳米线沟道、金属栅、第一外延部、金属插层、第二外延部、栅极、源极及漏极等。其中，纳米线沟道形成于半导体衬底上，金属栅环绕设置于纳米线沟道周围。第一外延部形成于纳米线沟道上，金属插层环绕设置于第一外延部周围，第二外延部环绕设置于金属插层周围。栅极与金属栅连接，源极与第二外延部连接，漏极与半导体衬底连接。

进一步地，该半导体器件还包括栅介质层。该栅介质层环绕设置于所述纳米线沟道周围，栅介质层处于金属栅与纳米线沟道之间。

进一步地，该半导体器件还包括铁电层。铁电层环绕设置于纳米线沟道周围，铁电层处于金属栅与栅介质层之间。

进一步地，该半导体器件还包括隔离层。隔离层形成于半导体衬底上；隔离层分布于金属栅与半导体衬底之间、第二外延部与半导体衬底之间、栅极与源极之间、栅极与漏极之间、源极与漏极之间及相邻的源极之间。

进一步地，该半导体器件还包括金属硅化物层。金属硅化物层形成于源极与第二外延部之间，和/或形成于漏极与半导体衬底之间。

进一步地，铁电层厚度为1nm～20nm，栅介质层厚度为0.5nm～20nm，金属插层厚度为1nm～20nm。

为实现上述技术目的，本发明可提供一种集成电路，该集成电路包括但不限于本发明任一实施例中的半导体器件。

为实现上述技术目的，本发明还能够提供一种电子设备，该电子设备可包括但不限于本发明任一实施例中的半导体器件或本发明任一实施例中的集成电路。

进一步地，该电子设备例如可以是智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源中的至少一种。

为实现上述技术目的，本发明还能提供一种半导体器件的制造方法。该制造方法可包括但不限于如下的至少一个步骤。提供半导体衬底，在该半导体衬底上形成纳米线沟道。在纳米线沟道上形成第一外延部，在第一外延部周围形成第二外延部。在纳米线沟道周围形成金属栅，在第一外延部与第二外延部之间形成金属插层。形成栅极、源极及漏极，并使栅极与金属栅连接、使源极与第二外延部连接以及使漏极与半导体衬底连接。

进一步地，该方法还包括在纳米线沟道与金属栅之间依次形成栅介质层和铁电层。