[发明专利]一种基于内存池的超大规模集成电路数据库和设计方法

说明书

一种基于内存池的超大规模集成电路数据库，包括，内存池管理器、内存页管理器、内存块、内存页、空闲对象链表，以及数据对象标识符，其中，所述内存池管理器，用于管理所述内存页管理器；所述内存页管理器，用于组织设计数据对象的内存空间；所述内存块，用于分配给数据库进行对象操作的空间；所述内存页，用于分配数据对象；所述空闲对象链表，用于通过所述内存页管理器进行管理、保存释放的内存空间；所述数据对象标识符，用于作为每个分配了空间的数据对象的唯一标识。本发明通过对内存池的管理，使得对数据库的内存分配和存储读取，具备了快速的响应以及高效率的空间利用，从而得以支持超大规模集成电路设计中对数据的高要求。

技术领域

本发明涉及集成电路设计自动化领域，尤其涉及EDA工具中的数据库设计方法。

背景技术

随着半导体行业的飞速发展，芯片的特性尺寸越来越小，嵌入在芯片中的晶体管数量也在持续呈指数增长，同时，各家产品公司为了尽快抢占市场的领先地位，导致产品的迭代时间不断的缩短，芯片设计面临着前所未有的挑战。为了确保高质量、高可靠的产品，并且在规定的时间里完成设计闭合和实现产品功能目标，芯片设计行业越来越依赖于优秀的设计软件。在国际上，Cadence、Synopsys以及西门子旗下的Mentor三巨头各自拥有丰品类繁多的设计工具及自己的专有数据库，同时亦分别支持Verilog、LEF/DEF、Liberty等标准格式数据针对各自自有数据库的输入输出等。亦有由Cadence维护并最终捐赠给si2组织的OpenAccess数据库。从国内来讲，多可见一些优秀的点工具。且很多工具都对OpenAccess有一定依赖。客观上看，缺乏一个优秀的EDA工具专用数据库产品大大制约了国内EDA工具的研发效能。

随着半导体行业的飞速发展，芯片的特性尺寸越来越小，嵌入在芯片中的晶体管数量也在持续呈指数增长。芯片设计流程变得日益复杂，从前端到后端，工序愈加繁多，应运而生的是适用于不同设计阶段的不同EDA厂商及其工具。为了满足全流程设计所需，通常设计者都需要在不同的工具间进行切换使用。因而不同厂商不同工具、甚至同一厂商不同工具之间都不可避免需要产生数据交换。目前通行做法，是经由导出某些标准的文本文件在不同工具间进行数据交换。例如用户可以在某设计阶段结束后输出Verilog、LEF/DEF文件，然后导入下个工具（下一工具可以是同厂商或者不同厂商）继续下一步设计。这就对数据的完整性提出了极大的挑战。如何保证数据完整传递，没有数据丢失，在文件导出以及导入时，即使在标准支持的范围内，也会造成信息或者精度的丢失。在标准支持的数据以外，用户自定义数据更是无法携带到下一个工具。此外，还有不同EDA厂商人为设置的壁垒，如不支持其它厂商工具的数据，尤其是竞争对手厂商的数据。这就直接导致在不同的工具之间切换变得极为不便甚至不可能。

内存的申请和释放对一个应用程序的整体性能影响极大，甚至在很多时候成为某个应用程序的瓶颈。消除内存申请和释放引起的瓶颈的方法往往是针对内存使用的实际情况提供一个合适的内存池。内存池之所以能够提高性能，主要是因为它能够利用应用程序的实际内存使用场景中的某些特性。比如某些内存申请与释放肯定发生在一个线程中，某种类型的对象生成和销毁与应用程序中的其他类型对象要频繁得多，等等。针对这些特性，可以为这些特殊的内存使用场景提供量身定做的内存池。这样能够消除系统提供的缺省内存机制中，对于该实际应用场景中的不必要的操作，从而提升应用程序的整体性能。

发明内容

为了解决现有技术存在的不足，本发明的目的在于提供一种基于内存池的超大规模集成电路数据库和设计方法，通过对内存池的管理，使得对数据库的内存分配和存储读取，具备了快速的响应以及高效率的空间利用，从而得以支持超大规模集成电路设计中对数据的高要求。

为实现上述目的，本发明提供的一种基于内存池的超大规模集成电路数据库，包括，内存池管理器、内存页管理器、内存块、内存页、空闲对象链表，以及数据对象标识符，其中，

所述内存池管理器，用于管理所述内存页管理器；

所述内存页管理器，用于组织设计数据对象的内存空间；