[发明专利]飞行时间量测电路及相关芯片及电子装置

权利要求书

1.一种飞行时间量测电路，其特征在于，包括：

像素阵列，包括p行×q列像素组，其中每一像素组包括m行×n列像素单元，其中p,q,m,n为正整数，所述像素阵列还包括p*m条行选择线对应p*m行像素行，以及q*n条列选择线对应q*n列像素列，以及p*m条行移动控制线对应p*m行像素行，其中所述像素阵列中的至少一像素单元包括：

光敏传感器，所述光敏传感器在感测到光子后具有一段停滞时间无法进行感测；

与门，其中所述与门的第一输入端耦接至所述光敏传感器，所述与门的第二输入端耦接至所述p*m条行选择线中，对应所述至少一像素单元所在的像素行的行选择线，所述与门的第三输入端耦接至所述q*n条列选择线中，对应所述至少一像素单元所在的像素列的列选择线；以及

锁存电路，其输入端耦接至所述与门的输出端；

或门，其中所述或门的第一输入端耦接至所述与门的所述输出端，所述或门的第二输入端耦接至所述p*m条行移动控制线中对应所述至少一像素单元的所述行移动控制线；

复用器，其中所述复用器的第一输入端耦接至预设电压，所述复用器的第二输入端耦接至所述至少一像素单元的前一行且同一列的像素单元的输出端，当所述或门的输出端的输出为高逻辑电平时，所述复用器的所述第一输入端耦接至所述复用器的输出端，当所述或门的输出端的输出为低逻辑电平时，所述复用器的所述第二输入端耦接至所述复用器的输出端；以及

异或门，其中所述异或门的第一输入端耦接至所述锁存电路的输出端，所述异或门的第二输入端耦接至所述复用器的输出端，所述异或门的输出端耦接至所述至少一像素单元的输出端；

p*q*n个波形整形电路，其中所述p*q*n个波形整形电路的输入端对应地耦接至所述p*q个像素组的第m行的n个像素单元的n个输出端，所述p*q*n个波形整形电路的输出端对应地耦接至p*q组输出总线对应p*q个像素组，其中每一输出总线包含n条输出线；

p*q个逻辑电路，对应p*q个像素组，其中每一逻辑电路的输入端耦接至对应的像素组所对应的输出总线以及n条列选择线，并据以输出对应的像素组的像素输出；以及

p*q个时间数字转换器，对应p*q个逻辑电路，其中每一时间数字转换器将所述像素输出转换为飞行时间。

2.如权利要求1所述的飞行时间量测电路，其特征在于，每一所述像素组的第1行中的每一所述像素单元对应的所述行移动控制线为高逻辑电平；以及每一所述像素组的第2行至第m行中的每一所述像素单元对应的所述行移动控制线为低逻辑电平。

3.如权利要求2所述的飞行时间量测电路，其特征在于，每一所述像素组中对应预设光斑区域的每一所述像素单元对应的所述行选择线及所述列选择线均为高逻辑电平，同时其余的每一所述像素单元对应的所述行选择线及所述列选择线不均为高逻辑电平。

4.如权利要求3所述的飞行时间量测电路，其特征在于，当对应所述预设光斑区域的所述至少一像素单元的所述光敏传感器感测到光子时，所述与门的所述输出端为高逻辑电平，进而使所述或门的所述输出端为高逻辑电平，以使所述复用器的所述第一输入端耦接至所述复用器的所述输出端，使所述至少一像素单元的输出不受所述至少一像素单元的前一行同一列像素单元的影响。

5.如权利要求4所述的飞行时间量测电路，其特征在于，当对应所述预设光斑区域的所述至少一像素单元的所述光敏传感器感测到光子并经过所述停滞时间后，所述与门的所述输出端回到低逻辑电平，进而使所述或门的所述输出端为低逻辑电平，以使所述复用器的所述第二输入端耦接至所述复用器的所述输出端，使所述至少一像素单元的输出可受所述至少一像素单元的前一行同一列像素单元的影响。

6.如权利要求1所述的飞行时间量测电路，其特征在于，每一所述波形整形电路包括：

边缘侦测电路，用来侦测所述波形整形电路的所述输入端接收到的信号的逻辑电平转换，并在每次侦测到逻辑电平转换时，对应地产生触发信号。