[发明专利]提升非易失存储器仿真效率方法、装置、存储介质和终端

说明书

本发明公开了一种提升非易失存储器仿真效率方法、装置、存储介质和终端，通过分析总结非易失存储器的特性，调用庞大的硬盘资源开辟两片区域，分别模拟待测设计和参考模型的数据存储单元，达到双倍减少内存资源的效果；并使用了一种验证平台和存储文件之间快速读写交互的接口，在尽可能保证数据交互速度的同时，节约了紧张的内存资源，降低了服务器的负荷，提升了非易失存储器的仿真效率，存储器容量越大，仿真效率提升越明显；采用本方案可以实现存储器数据的可视化，提升待测设计纠错效率，提高了仿真验证的可靠性。

技术领域

本发明涉及存储器仿真验证技术领域，尤其涉及的是一种提升非易失存储器仿真效率方法、装置、存储介质和终端。

背景技术

非易失存储器具有掉电数据不丢失的特性，存储器根据容量大小的不同，具有不同的数据存储能力。数据在存储器内部按照二进制存放，每个比特有对应的存储单元，称之为cell，cell之间相互独立，互不干扰，存储器内部通过一定数量的字线、位线将一定数量的cell串在一起。在写入数据之前，需要将要写入的存储器区域初始化为1，此操作称之为“擦操作”，写入数据操作其实是将存储器区域中部分“1”变成“0”，称之为“编程操作”。在非易失存储器前端验证过程中，原则上，要通过仿真工具对每个cell进行读、编程、擦操作，以验证存储芯片的功能、性能等，随着存储器容量的扩增，仿真时间、仿真设备资源消耗等呈指数形式增长。

若将非易失存储器内部划分为逻辑电路部分、模拟电路部分、存储区域部分三大部分，通常，非易失存储器的存储区域部分占芯片总面积的80%。传统非易失存储器验证方法需要定义一个与存储器容量大小相等的寄存器或数组，该寄存器或数组使用仿真设备分配的内存空间，完成读、写、擦操作。由于cell之间相互独立，并无逻辑上的联系，传统验证方法中向仿真设备申请的巨大内存空间仅完成数据“0”、“1”翻转操作，没有复杂的逻辑运算。

但是，在存储器容量很大时，特别是到了Gbit（千兆比特）级别，该方法会造成内存严重占用，浪费仿真设备资源，降低仿真效率，影响仿真设备的正常使用。

因此，现有的技术还有待于改进和发展。

发明内容

本发明的目的在于提供一种提升非易失存储器仿真效率方法、装置、存储介质和终端，旨在解决现有的仿真验证方法在非易失存储器容量较大时，造成内存严重占用，浪费仿真设备资源，降低仿真效率，影响仿真设备正常使用的问题。

本发明的技术方案如下：一种提升非易失存储器仿真效率方法，其中，具体包括以下步骤：

在硬盘创建一个与待测设计的存储单元一致的第一存储文件；

在硬盘创建一个与参考模型的存储单元一致的第二存储文件；

在仿真设备内存创建一个文件指针；

随机生成验证激励；

将验证激励发送至待测设计和参考模型；

根据待测设计解析激励得出的指令通过文件指针对第一存储文件内的存储单元进行相应操作，得出操作结果；

根据参考模型解析激励得出的指令通过文件指针对第二存储文件内的存储单元进行相应操作，得出操作结果；

将第一存储文件的操作结果和第二存储文件的操作结果进行比对，得到仿真验证结果。

所述的提升非易失存储器仿真效率方法，其中，所述第一存储文件为与待测设计的容量大小相同的16进制存储文件，用于模拟待测设计的存储单元的数据存储、掉电不丢失的特性。

所述的提升非易失存储器仿真效率方法，其中，所述第二存储文件为与参考模型的容量大小相同的16进制存储文件，用于模拟参考模型的存储单元的数据存储、掉电不丢失的特性。