[发明专利]优化逐次逼近型模数转换器电容阵列的方法、装置及介质

说明书

本发明公开了一种优化逐次逼近型模数转换器电容阵列的方法、装置及存储介质，属于集成电路，模数转换器技术领域。该方法主要包括根据电容阵列的最大位数，确定电容阵列的最高权重电容位需要减少的电容容值的份数阈值；根据份数阈值，确定电容阵列的最高权重电容需要减少的容值的份数；根据份数阈值增加至少一位电容冗余位；根据减少容值的份数，确定电容阵列中的至少一位电容冗余位的插入位置。本发明通过合理的设置冗余位插入位置，使冗余效果更加良好，使电容阵列更加适用高速场景。

技术领域

本发明涉及集成电路、模数转换器技术领域，特别涉及逐次逼近型模数转换器电容阵列的方法、装置及介质。

背景技术

在逐次逼近型模数转换器的一个转换周期内，电容阵列的工作顺序是按照二进制权重从高到低进行的，电容阵列中权重高对应的电容容值也越大。容值大的电容在工作过程中需要更多的时间去完成建立。

随着信息产业的发展，数字信号处理技术日新月异，作为连接模拟与数字世界桥梁的模数/数模(A/D、D/A)转换器也得到了越来越广泛的应用。伴随数字信号处理速度的提升，模数/数模转换器也需要支持高速、高精度的要求。

在高速应用场景下，每一个电容的建立时间是有限的，因此往往最先工作的电容，即就是容值最大的电容，在高速应用的场景下会由于建立时间不足而产生建立误差。该建立误差会对同一转换周期内接下来的量化过程造成影响，从而限制逐次逼近型模数转换器的有效位数，降低逐次逼近型模数转换器的准确度，限制逐次逼近型模数转换器的使用场景。

发明内容

针对现有技术存在的问题，本发明主要提供一种优化逐次逼近型模数转换器电容阵列的方法、装置及介质。

为了实现上述目的，本发明采用的一个技术方案是：提供一种优化逐次逼近型模数转换器电容阵列的方法，其包括，根据电容阵列的最大位数，确定电容阵列的最高权重电容位需要减少的电容容值的份数阈值；根据份数阈值，确定电容阵列的最高权重电容需要减少的容值的份数；根据份数阈值增加至少一位电容冗余位；根据减少容值的份数，确定电容阵列中的冗余电容的插入位置。

本发明采用的另一个技术方案是：提供一种优化逐次逼近型模数转换器电容阵列的装置，其包括，用于根据电容阵列的最大位数，确定电容阵列的最高权重电容位需要减少的电容容值的份数阈值的模块；用于根据份数阈值，确定电容阵列的最高权重电容需要减少的容值的份数的模块；用于根据份数阈值增加至少一位电容冗余位的模块；用于根据减少容值的份数，确定电容阵列中的冗余电容的插入位置的模块。

本发明采用的另一个技术方案是：提供一种计算机可读存储介质，其存储有计算机指令，计算机指令被操作以执行方案一中的优化逐次逼近型模数转换器电容阵列的方法。

本发明的技术方案可以达到的有益效果是：本发明设计了一种优化逐次逼近型模数转换器电容阵列的方法、装置及存储介质。该方法通过增加至少一位冗余位，并合理设置冗余位的插入位置，使冗余效果更加良好，使电容阵列更加适用高速场景。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一种优化逐次逼近型模数转换器电容阵列的方法的一个具体实施方式的示意图；

图2是本发明一种优化逐次逼近型模数转换器电容阵列的装置的另一个具体实施方式的示意图。

通过上述附图，已示出本公开明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围，而是通过参考特定实施例为本领域技术人员说明本公开的概念。

具体实施方式