[发明专利]高速电平移位复用器

权利要求书

1.一种用于允许信号从具有第一供电电压的第一功率域跨越到具有第二供电电压的第二功率域的电平移位复用器，所述电平移位复用器处于第二功率域并且包括：

第一下拉电路，第一下拉电路耦合到处于所述第二功率域的第一节点并且具有第一分支和第二分支，其中第一下拉电路被配置成响应于来自所述第一功率域的第一输入被驱动到第一状态并且第一选择信号处于第二状态而经由所述第一分支来下拉所述第一节点以及响应于第二输入被驱动到第三状态并且第二选择信号处于第四状态而经由所述第二分支来下拉所述第一节点；

第二下拉电路，第二下拉电路耦合到处于所述第二功率域的第二节点并且具有第三分支和第四分支，其中第二下拉电路被配置成响应于来自所述第一功率域的第三输入被驱动到第五状态并且所述第一选择信号处于第二状态而经由所述第三分支来下拉所述第二节点以及响应于第四输入被驱动到第六状态并且所述第二选择信号处于第四状态而经由所述第四分支来下拉所述第二节点；

上拉电路，所述上拉电路被配置成在所述第二节点被所述第二下拉电路下拉的情况下上拉所述第一节点，以及在所述第一节点被所述第一下拉电路下拉的情况下上拉所述第二节点。

2.如权利要求1所述的电平移位复用器，其中，所述第一状态、所述第三状态、所述第五状态和所述第六状态中的每一者是逻辑1状态。

3.如权利要求2所述的电平移位复用器，其中，所述第一输入和所述第三输入由第一对互补信号驱动，而所述第二输入和所述第四输入由第二对互补信号驱动。

4.如权利要求1所述的电平移位复用器，其中，所述上拉电路包括：

第一晶体管，所述第一晶体管被配置成在所述第二节点被所述第二下拉电路下拉的情况下上拉所述第一节点，其中所述第一晶体管的栅极耦合到所述第二节点；以及

第二晶体管，所述第二晶体管被配置成在所述第一节点被所述第一下拉电路下拉的情况下上拉所述第二节点，其中所述第二晶体管的栅极耦合到所述第一节点。

5.如权利要求4所述的电平移位复用器，其中，所述第一晶体管和所述第二晶体管包括交叉耦合的p型金属氧化物半导体(PMOS)晶体管。

6.如权利要求4所述的电平移位复用器，进一步包括扼流电路，所述扼流电路被配置成在所述第一输入被驱动到所述第一状态并且所述第一选择信号处于所述第二状态时减少从供电轨到所述第一晶体管的电流。

7.如权利要求6所述的电平移位复用器，其中，所述扼流电路被配置成在所述第二输入被驱动到所述第三状态并且所述第二选择信号处于所述第四状态时减少从所述供电轨到所述第一晶体管的电流。

8.如权利要求6所述的电平移位复用器，其中，所述扼流电路被配置成在所述第三输入被驱动到所述第五状态并且所述第一选择信号处于所述第二状态时减少从所述供电轨到所述第二晶体管的电流。

9.如权利要求1所述的电平移位复用器，进一步包括耦合在所述第二节点与接地之间的钳位晶体管，其中所述钳位晶体管被配置成在禁用信号处于逻辑1状态的情况下导通。