[发明专利]信号生成电路及图像形成装置

说明书

提供信号生成电路以及图像形成装置，不提高SYNC_CLK频率而能够使SYNC周期接近理想值。实施方式的信号生成电路具备生成部、更改部以及输出部。生成部对第一时钟信号进行分频以生成第二时钟信号，并且，生成定时信号，该定时信号的周期是所述第二时钟信号的规定数量的波的周期的合计。更改部通过更改所述第二时钟信号的H期间和L期间中的至少任一期间的长度来更改所述定时信号的周期。输出部输出所述第二时钟信号和所述定时信号。

技术领域

本发明的实施方式总体涉及信号生成电路及图像形成装置。

背景技术

作为用于电子照相方式的打印机的打印头，存在排列有多个LED(light-emittingdiode：发光二极管)或有机EL(electro-luminescence：电致发光)等发光元件的打印头。另外，作为这样的打印头的一种存在CLK同步式打印头，该CLK同步式打印头使用传送图像数据所需要的时钟信号(传送CLK)、以及开始发光定时用的信号(下面称为“SYNC”)和用于调整发光时间的时钟信号(下面称为“SYNC_CLK”)。CLK同步式打印头由于以搭载的IC(integrated circuit：集成电路)的动作速度、消耗电力或发热等为原因而受到制约，输入SYNC_CLK频率存在上限。然而，SYNC_CLK频率越低，与SYNC周期的理想值的偏差越大，颜色偏移量也越大。

发明内容

[发明所要解决的课题]

本发明的实施方式所要解决的课题是提供能够不提高SYNC_CLK频率而使SYNC周期接近理想值的信号生成电路及图像形成装置。

[用于解决课题的手段]

实施方式中的信号生成电路具备生成部、期间更改部以及输出部。生成部对第一时钟信号进行分频而生成第二时钟信号，生成定时信号，该定时信号的周期是所述第二时钟信号的规定数量的波的周期的合计。期间更改部通过更改所述第二时钟信号的高电平期间和低电平期间中的至少任一期间的长度来更改所述定时信号的周期。输出部输出所述第二时钟信号和所述定时信号。

实施方式中的信号生成电路，具备：生成部，对第一时钟信号进行分频而生成第二时钟信号，并且，生成定时信号，所述定时信号的周期是所述第二时钟信号的规定数量的波的周期的合计；更改部，通过更改所述第一时钟信号的频率，来更改所述第二时钟信号和所述定时信号的周期；以及输出部，输出所述第二时钟信号和所述定时信号。

实施方式中的图像形成装置，具备：生成部，对第一时钟信号进行分频而生成第二时钟信号，并且，生成定时信号，所述定时信号的周期是所述第二时钟信号的规定数量的波的周期的合计；期间更改部，通过更改所述第二时钟信号的高电平期间和低电平期间中的至少任一期间的长度来更改所述定时信号的周期；以及发光部，基于所述第二时钟信号、所述定时信号和图像信号发射光。

实施方式中的图像形成装置，具备：生成部，对第一时钟信号进行分频而生成第二时钟信号，并且，生成定时信号，所述定时信号的周期是所述第二时钟信号的规定数量的波的周期的合计；更改部，通过更改所述第一时钟信号的频率和所述规定数量，来更改所述第二时钟信号和所述定时信号的周期；以及控制部，确定所述第一时钟信号的频率和所述规定数量。

附图说明

图1为表示第一实施方式和第二实施方式所涉及的图像形成装置的构成的一例的图。

图2为放大示出图1中的图像形成部和打印头及其周边构造的概要图。

图3为表示图1中的图像形成装置的主要部分电路构成的一例的框图。

图4为示出图3中的信号生成电路的主要部分电路构成等的第一实施方式所涉及的框图。

图5为示出基于图3中的处理器的第一实施方式所涉及的处理的一例的流程图。

图6为示出第一实施方式所涉及的内部CLK、SYNC_CLK及SYNC的例子的时序图。