[发明专利]一种应用于逐次逼近型模数转换器的两电平开关方法

说明书

本发明公开了一种应用于逐次逼近型模数转换器的两电平开关方法，方法包括对输入信号VIP和VIN，经N次比较后，得到N位数字码，分为采样和转换两个阶段，采样阶段输入信号VIP和VIN通过采样开关连接到上下电容阵列的顶极板，各电容底极板连接到对应电压；转换阶段比较器对上下电容阵列顶极板电压进行MSB位至LSB位的比较，得到相应数字码以控制各电容底极板的状态；经N次比较得到N位数字码。本发明首次切换产生±V_ref的电压变化，将电容阵列参考电压V_ref缩减为一般方法的一半；引入的浮置状态三步转换之内被解除以简化控制逻辑；仅LSB位引入0.5LSB的共模电平偏移。对比传统开关算法，本发明减小99.51％的DAC功耗，节省75％的电容面积，对ADC其他模块的要求也没有提高。

技术领域

本发明涉及一种应用于逐次逼近型模数转换器的两电平开关方法，属于SARADC的电荷重分配型CDAC技术领域。

背景技术

电荷重分配型SARADC由于高度数字化，与先进工艺兼容，高能效等特点广泛应用于便携设备、医疗器械和物联网等领域。在它的各个模块中，CDAC是最耗能的一个部分，在SARADC进行模数转换的时候，CDAC会进行电容切换产生所需要的参考电压，过程中会产生动态的开关功耗。

在已有的研究中，提出了多种开关算法来减小CDAC的开关功耗。但是，它们在降低开关功耗的同时提高了复位功耗、共模电平漂移[1]、多个比较器[2]以及复杂的控制逻辑[3]等，最终，要么由于复位功耗的提高导致CDAC功耗的降低并不理想，要么对其他模块，如比较器的设计指标提出了更高的要求，这就意味着CDAC开关功耗的降低是以CDAC本身复位功耗或者其他模块功耗的提高为代价的。因此，这些开关算法[1-3]对SARADC整体功耗的降低未必具有积极意义。

[1]Z.Zhu et al.:‘A0.6-V 38-nW 9.4-ENOB 20-kS/s SARADC in 0.18-CMOSformedical implant devices’,IEEE Transactions on Circuits and Systems-I.,2015,62,(9),pp.2167-2176

[2]S.-E.Hsieh and C.-C.Hsieh.:‘A0.44-fJ/conversion-step 11-bit 600-kS/s SARADC with semi-restingDAC’,IEEE Journal ofSolid-State Circuits.,2018,53,(9),pp.2595-2603

[3]C.H.Kuo and C.E.Hsieh.:‘Floating capacitor switching SARADC’.Electronics Letters,2011,47，(13),742-743

发明内容

技术问题：本发明所要解决的技术问题在于，针对SARADC的设计，提出一种应用于逐次逼近型模数转换器的两电平开关方法，仅使用两个电平来对开关算法的能量效率(包括复位功耗)、电容面积、共模电平偏移和所需控制逻辑复杂度进行更好的折中，使得本开关算法在降低CDAC功耗的同时不会对ADC其他模块有较高的要求。不同于大多数已发表的开关方法，本发明第一次切换可以在电容顶极板产生±V_ref的电压变化，因此，在相同量程条件下，电容阵列的参考电压V_ref仅为其他开关算法的一半，利用复位开关和浮置电容技术使得复位功耗为零，且浮置电容在三步切换之内会切换到参考电平，简化了控制逻辑，减小了DAC的功耗；仅在最后一位的判决上采用单端切换的开关算法，节省了电容面积，降低了共模电平漂移。

技术方案：本发明的一种应用于逐次逼近型模数转换器的两电平开关方法具体采用以下技术方案解决上述技术问题：