[发明专利]GPU应用的高速恢复

说明书

本文描述的是利用非易失性存储器来保存和检取用于加速GPU加速的应用的加载和恢复的数据的设备、系统和方法。非易失性存储器和GPU逻辑被配置成用于使GPU能够直接访问非易失性存储器以使得数据能够被读取而无需数据遍历CPU和CPU存储器。该数据访问路径为将数据加载到GPU本地存储器中提供了一种更快的方法。

背景技术

加载GPU加速的应用(诸如，3D游戏应用、计算机辅助设计应用或3D建模应用)所需的时间可能会降低此类应用的乐趣或实用性。某些应用可能需要显著的加载时间，并且可能要花费从数十秒到数十分钟才能完全加载。由于用户在系统准备运行应用时无法播放或使用该应用，因此浪费了时间。因此，如果可以减少或消除启动时间，则对于这些应用的用户而言将具有显著优势。

附图说明

因此，为了可详细地理解上文陈述的当前实施例的特征的方式，可参照实施例进行对上文简要概述的实施例的更特定的描述，在所附附图中图示实施例中的一些。然而，应注意的是，所附附图仅图示典型实施例，并且因此不应视为限制实施例的范围。

图1是根据实施例的处理系统的框图；

图2A-图2D图示由本文中描述的实施例提供的计算系统和图形处理器；

图3A-图3C图示由本文中描述的实施例提供的附加的图形处理器和计算加速器架构的框图；

图4是根据一些实施例的图形处理器的图形处理引擎410的框图；

图5A-图5B图示根据本文中描述的实施例的线程执行逻辑，该线程执行逻辑包括在图形处理器核中采用的处理元件的阵列；

图6图示根据实施例的附加的执行单元；

图7是图示根据一些实施例的图形处理器指令格式的框图；

图8是根据另一实施例的图形处理器的框图；

图9A-图9B图示根据一些实施例的图形处理器命令格式和命令序列；

图10图示根据一些实施例的用于数据处理系统的示例性图形软件架构；

图11A是图示根据实施例的IP核开发系统的框图；

图11B图示根据本文中描述的一些实施例的集成电路封装组件的截面侧视图；

图11C图示封装组件，该封装组件包括连接到衬底的多个单元的硬件逻辑小芯片；

图11D图示根据实施例的包括可互换小芯片的封装组件；

图12是图示根据实施例的可以使用一个或多个IP核来制造的示例性芯片上系统集成电路的框图；

图13A-图13B是图示根据本文中所描述的实施例的用于在SoC内使用的示例性图形处理器的框图；

图14图示配置有用于为GPU应用实现高速恢复的技术的客户端计算设备；

图15A-图15B图示根据实施例的用于实现GPU应用的高速恢复的方法；

图16A-图16B图示根据本文描述的实施例的客户端计算设备的配置；

图17图示云游戏系统，其中可以使用基于云、基于边缘或基于客户端的资源来执行图形处理操作；

图18图示可用于为客户端和服务器执行的游戏实现一致的游戏体验的混合文件系统；

图19是根据实施例的包括图形处理器的计算设备的框图；以及

图20图示配置成用于GPU加速的应用的高速恢复的附加图形处理系统。

具体实施方式