[发明专利]像素电路及其驱动方法

权利要求书

1.一种像素电路，其特征在于，所述像素电路包括：

驱动单元、下拉单元和发光单元；其中，

所述驱动单元的控制端电性连接第一节点，所述驱动单元的第一端接入工作电压，所述驱动端单元的第二端电性连接第二节点；

所述下拉单元的控制端接入下拉控制信号，所述下拉单元的第一端电性连接所述第二节点，所述下拉单元的第二端电性连接公共接地电压；所述下拉单元用于在所述像素电路进行复位时使所述第二节点接入所述公共接地电压，以拉低所述第二节点的电位；

所述发光单元的第一端电性连接所述第二节点，所述发光单元的第二端电性连接所述公共接地电压。

2.如权利要求1所述的像素电路，其特征在于，所述像素电路还包括写入单元，所述写入单元的控制端接入第一控制信号，所述写入单元的第一端电性连接数据线，所述写入单元的第二端电性连接所述第一节点。

3.如权利要求2所述的像素电路，其特征在于，所述像素电路还包括感测单元，所述感测单元的控制端接入第二控制信号，所述感测单元的第一端电性连接所述第二节点，所述感测单元的第二端电性连接感测线。

4.如权利要求3所述的像素电路，其特征在于，所述像素电路还包括存储单元，所述存储单元的第一端电性连接所述第一节点，所述存储单元的第二端电性连接所述第二节点。

5.如权利要求4所述的像素电路，其特征在于，所述驱动单元包括第一薄膜晶体管，所述写入单元包括第二薄膜晶体管，所述感测单元包括第三薄膜晶体管，所述下拉单元包括第四薄膜晶体管，所述存储单元包括存储电容，所述发光单元包括有机发光二极管；其中，

所述第一薄膜晶体管的栅极电性连接所述第一节点，所述第一薄膜晶体管的源极接入所述工作电压，所述第一薄膜晶体管的漏极电性连接所述第二节点；

所述第二薄膜晶体管的栅极接入所述第一控制信号，所述第二薄膜晶体管的源极电性连接所述数据线，所第二薄膜晶体管的漏极电性连接所述第一节点；

所述第三薄膜晶体管的栅极接入所述第二控制信号，所述第三薄膜晶体管的源极电性连接所述第二节点，所述第三薄膜晶体管的漏极电性连接所述感测线；

所述第四薄膜晶体管的栅极接入所述下拉控制信号，所述第四薄膜晶体管的源极电性连接所述第二节点，所述第四薄膜晶体管的漏极电性连接所述公共接地电压；

所述存储电容的第一端电性连接所述第一节点，所述存储电容的第二端电性连接所述第二节点；

所述有机发光二极管的第一端电性连接所述第二节点，所述有机发光二极管的第二端电性连接所述公共接地电压。

6.如权利要求5所述的像素电路，其特征在于，所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管和所述第四薄膜晶体管为N型薄膜晶体管。

7.如权利要求6所述的像素电路，其特征在于，所述像素电路包括复位阶段，在所述复位阶段中，所述第一控制信号和所述第二控制信号提供低电平，所述下拉控制信号提供高电平。

8.如权利要求7所述的像素电路，其特征在于，所述像素电路还包括写入阶段，在所述写入阶段中，所述第一控制信号和所述第二控制信号提供高电平，所述下拉控制信号提供低电平。

9.如权利要求8所述的像素电路，其特征在于，所述像素电路还包括发光阶段，在所述发光阶段中，所述第一控制信号、所述第二控制信号和所述下拉控制信号提供低电平。

10.一种像素电路的驱动方法，用于驱动如权利要求1-9中任意一项所述的像素电路，其特征在于，在所述像素电路进行复位时，通过所述下拉单元使所述第二节点接入所述公共接地电压，以拉低所述第二节点的电位。