[发明专利]微电子器件和用于制造这样的器件的方法

权利要求书

1.一种微电子器件，包括：

衬底；

高电压MOS晶体管，在所述衬底的第一部分中和/或在所述衬底的第一部分上；以及

双极晶体管，在所述衬底的相同第一部分中和/或在所述衬底的相同第一部分上；

其中所述第一部分包括：

第一阱，掺杂有第一类型，所述第一阱与所述衬底电绝缘，并且被配置为形成所述高电压MOS晶体管的沟道；

两个第一区域，掺杂有与所述第一类型相对的第二类型，所述两个第一区域被布置在所述第一阱中，并且被配置为分别形成所述高电压MOS晶体管的源极和漏极；

第二阱，掺杂有所述第二类型，所述第二阱相对于所述第一阱横向地布置以形成所述双极晶体管的基极；

第二区域，掺杂有所述第一类型，所述第二区域被布置在所述第二阱中，以形成所述双极晶体管的发射极；以及

第三区域，掺杂有所述第一类型，所述第三区域被布置在所述第二阱之下，并且所述第三区域与所述第二阱接触以形成所述双极晶体管的集电极。

2.根据权利要求1所述的器件，其中所述第一部分还包括：

第四区域，掺杂有所述第二类型，所述第四区域相对于所述第二区域横向地布置在所述第二阱中，所述第四区域被配置为形成用于所述双极晶体管的所述基极的电接触插头；以及

绝缘区域，在所述第二阱中，所述绝缘区域横向地将所述第四区域与所述第二区域分隔。

3.根据权利要求2所述的器件，其中所述绝缘区域是浅沟槽隔离，所述浅沟槽隔离具有的深度比所述第二区域的深度深，并且所述浅沟槽隔离具有的深度比所述第四区域的深度深。

4.根据权利要求2所述的器件，其中所述第一部分还包括：

第三阱，掺杂有所述第一类型，所述第三阱被布置在所述第二阱的外围，并且所述第三阱与所述第三区域电接触；以及

第五区域，掺杂有所述第一类型，所述第五区域被布置在所述第三阱中；

其中所述第五区域和所述第三阱被配置为一起形成用于所述双极晶体管的所述集电极的电接触插头；以及

另一绝缘区域，在所述第二阱中，所述另一绝缘区域横向地将所述第三阱以及所述第五区域与所述第四区域分隔。

5.根据权利要求4所述的器件，其中所述另一绝缘区域是浅沟槽隔离，所述浅沟槽隔离具有的深度比所述第五区域的深度深，并且所述浅沟槽隔离具有的深度比所述第四区域的深度深。

6.根据权利要求1所述的器件，还包括低电压MOS晶体管，所述低电压MOS晶体管在所述衬底的与所述第一部分不同的第二部分中。

7.根据权利要求6所述的器件，其中所述第二部分包括：

第四阱，掺杂有所述第一类型，所述第四阱与所述衬底电绝缘，并且被配置为形成所述低电压MOS晶体管的沟道；以及

两个第六区域，掺杂有所述第二类型，所述两个第六区域被布置在所述第四阱中，并且被配置为分别形成所述低电压MOS晶体管的源极和漏极；

其中，所述第一部分的所述第一阱和所述第一部分的所述第二阱的掺杂比所述第二部分的所述第四阱的掺杂低。

8.根据权利要求1所述的器件，其中所述双极晶体管是其中所述第一掺杂类型为N型掺杂、并且所述第二掺杂类型为P型掺杂的NPN型；并且其中所述第三区域是被布置在所述第一阱以及所述第二阱与所述衬底之间的绝缘阱。

9.根据权利要求1所述的器件，其中所述双极晶体管是其中所述第一掺杂类型为P型掺杂、并且所述第二掺杂类型为N型掺杂的PNP型；并且其中所述第三区域是所述衬底的被布置在所述第二阱之下的区域。