[发明专利]延迟电路

说明书

本公开涉及一种延迟电路，包括第一缓冲器、第二缓冲器、绕线及选择器。第一缓冲器用以缓冲输入信号，以产生所述第一中间信号。第二缓冲器，用以缓冲所述输入信号，以产生所述第二中间信号。绕线用以延迟第一中间信号，以产生延迟信号。选择器用以选择所述延迟信号或所述第二中间信号为输出信号。本公开通过调整绕线长度，可以实现高精度时序延迟。

技术领域

本公开一般地涉及芯片工艺测试领域。更具体地，本公开涉及一种用来测试芯片工艺误差的高精度数字延迟电路。

背景技术

随着半导体工艺的发展，芯片制程已进入了纳米级别，虽然使得芯片具有更多的功能以及更高的性能，但同时也大大增加了电路复杂度，尤其是芯片对工艺缺陷、材料缺陷、寿命缺陷等工艺制程偏差以及电压、温度等环境变化越来越敏感，因此需要一些高精度的测试电路来评估当工艺偏差发生时对时序的影响。

现有技术的某些测试电路会通过串联多个数字延迟电路，来引入时序电路间的延迟差异，目前常用的延迟电路是采用控制信号延迟电路的导通和回环，这样的延迟电路在不同的工艺环境下，一般所能产生延迟也就在十几皮秒左右，无法支撑高精度的时序分析。

因此，一种高精度的延迟电路是迫切需要的。

发明内容

为了至少部分地解决背景技术中提到的技术问题，本公开的方案提供了一种高精度的数字延迟电路。

在一个方面中，本公开揭露一种延迟电路，包括第一绕线、第二绕线及选择器。第一绕线具有第一线长，用以延迟第一输入信号，以产生第一延迟信号。第二绕线具有第二线长，用以延迟第二输入信号，以产生第二延迟信号。选择器用以选择所述第一延迟信号或所述第二延迟信号为输出信号。其中所述第一线长与所述第二线长呈特定比例。

在另一个方面，本公开揭露一种延迟电路，包括第一缓冲器、第二缓冲器、绕线及选择器。第一缓冲器用以缓冲输入信号，以产生所述第一中间信号。第二缓冲器，用以缓冲所述输入信号，以产生所述第二中间信号。绕线用以延迟第一中间信号，以产生延迟信号。选择器用以选择所述延迟信号或所述第二中间信号为输出信号。

本公开通过调整绕线长度，可以弹性地决定时序延迟，进而实现高精度的要求。

附图说明

通过参考附图阅读下文的详细描述，本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本公开的若干实施方式，并且相同或对应的标号表示相同或对应的部分其中：

图1是示出本公开实施例的延迟电路的示意图；

图2是示出本公开实施例的环形状绕线方式的示意图；

图3A是示出本公开实施例的栅栏状绕线方式的示意图；

图3B是示出本公开实施例的方阵状绕线方式的示意图；

图4是示出本公开另一实施例的延迟电路的示意图；以及

图5是示出本公开另一实施例的延迟电路的示意图。

具体实施方式

下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

应当理解，本公开的权利要求、说明书及附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。本公开的说明书和权利要求书中使用的术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。