[发明专利]一种封装模组及电子设备

权利要求书

1.一种封装模组，其特征在于，包括衬底层，以及层叠设置在所述衬底层的多个芯片层；其中，所述多个芯片层包含顶层芯片层，所述顶层芯片层为距离所述衬底层最远的芯片层；

所述顶层芯片层包含有第一芯片，所述第一芯片的连接面朝向所述衬底层，且所述第一芯片的连接面通过第一导体与相邻芯片层的芯片导电连接。

2.如权利要求1所述的封装模组，其特征在于，所述相邻芯片层的芯片的连接面朝向所述衬底层，所述第一导体一端连接所述第一芯片的连接面，另一端连接所述相邻芯片层的芯片的连接面。

3.如权利要求1或2所述的封装模组，其特征在于，所述第一导体位于所述第一芯片朝向所述衬底层的一侧。

4.如权利要求1～3任一项所述的封装模组，其特征在于，所述第一芯片的连接面相对于所述相邻芯片层的芯片的上表面具有外露的连接区，所述第一导体的一端连接至所述外露的连接区。

5.如权利要求1～4任一项所述的封装模组，其特征在于，所述相邻芯片层包括一个或多个芯片；所述一个或多个芯片的连接面均朝向所述衬底层并与所述衬底层的电路层导电连接；所述第一芯片的连接面与所述一个或多个芯片的连接面中任意一个连接面均通过一个所述第一导体连接。

6.如权利要求5所述的封装模组，其特征在于，所述相邻芯片层包括多个芯片，且所述多个芯片包括第二芯片和第三芯片；所述第二芯片和第三芯片的连接面均朝向所述衬底层；所述第二芯片和第三芯片分别与所述衬底层的电路层导电连接；

所述第一芯片与所述第二芯片通过所述第一导体导电连接；或，

所述第一芯片与所述第二芯片之间通过一个所述第一导体导电连接，以及所述第一芯片和所述第三芯片之间通过另一个所述第一导体导电连接。

7.如权利要求5所述的封装模组，其特征在于，所述相邻芯片层包括多个芯片，所述多个芯片包括第四芯片和第五芯片，所述第四芯片的连接面朝向所述衬底层；且所述第一芯片的连接面与所述第四芯片的连接面通过所述第一导体导电连接；

所述第五芯片的连接面背离所述衬底层；且所述第五芯片的连接面通过第二导体与所述衬底层的电路层导电连接。

8.如权利要求6或7任一项所述的封装模组，其特征在于，所述衬底层设置有避让所述第一导体的避让槽。

9.如权利要求1～4任一项所述的封装模组，其特征在于，所述多个芯片层还包括底层芯片层；所述底层芯片层为距离所述衬底层最近的芯片层，所述相邻芯片层位于所述底层芯片层和所述顶层芯片层之间；

位于所述相邻芯片层的芯片包括第六芯片；所述第六芯片的连接面朝向所述衬底层；位于所述底层芯片层的芯片包括第七芯片；所述第七芯片的连接面朝向所述衬底层并与所述衬底层的电路层导电连接；

所述第六芯片的连接面通过一个所述第一导体与所述第一芯片的连接面导电连接，并通过另一个所述第一导体与所述第七芯片的连接面导电连接。

10.如权利要求1～9任一项所述的封装模组，其特征在于，所述封装模组还包括设置在所述衬底层内的内埋芯片；所述内埋芯片与所述衬底层的电路层导电连接。

11.如权利要求1～4任一项所述的封装模组，其特征在于，所述多个芯片层还包括底层芯片层；所述底层芯片层为距离所述衬底层最近的芯片层；所述相邻芯片层位于所述底层芯片层和所述顶层芯片层之间；

位于所述相邻芯片层的芯片包括第八芯片；所述第七芯片的连接面朝向所述衬底层；位于所述底层芯片层的芯片包括第九芯片；所述第九芯片的连接面朝向所述衬底层并与所述衬底层的电路层导电连接；

所述第一芯片的连接面通过所述第一导体与所述第八芯片的连接面导电连接；

所述第九芯片的连接面通过第三导体与所述衬底层的电路层导电连接。