[发明专利]一种抗辐射泄露的共形屏蔽SIP封装结构

说明书

本发明公开了一种抗辐射泄露的共形屏蔽SIP封装结构。本发明包括镀膜、塑封、球栅阵列和电路基板；在封装基板的一侧表面覆盖上塑封，在封装基板的另一侧表面覆盖球栅阵列和下塑封，在上塑封、封装基板、球栅阵列和下塑封的周围表面和上塑封的外表面均包覆有镀膜，球栅阵列外侧穿过下塑封和电路基板电连接，镀膜和电路基板之间具有间隙。相比于传统的金属盖技术，本发明的屏蔽结构紧贴封装器件，没有额外的增加封装器件的尺寸。相比于传统的、无表面走线的共形屏蔽方案，本发明能够在保证电路基板中表面走线存在的情况下，拥有良好的抗辐射泄露能力。

技术领域

本发明涉及芯片封装技术领域的一种封装结构，具体是涉及了一种抗辐射泄露的共形屏蔽SIP封装结构。

背景技术

系统级封装(System-in-Package，SIP)在使电子便携式设备更薄、集成更多功能和缩短产品上市时间等方面发挥着重要作用。但是这也将导致封装内部电路密度的增加，这通常会引起电磁干扰(EMI)问题。

为了有效地抑制来自封装内部的EMI，通常采用屏蔽作为解决方案。传统的金属盖由于需要特定区域来连接，通常会导致更大的模块占地面积和高度。共形屏蔽(ConformalShielding，CFS)由于其更小的占地面积和高度以及更好的屏蔽效能而备受青睐。

因此共形屏蔽的SIP封装电磁屏蔽方案被提出。但是目前共形屏蔽的SIP封装电磁屏蔽方案还未成熟，容易产生辐射泄露问题，尤其是封装基板与电路基板连接处的球栅阵列设计不当容易导致强烈的辐射泄露。因此，如何设计一种BGA结构，抑制辐射泄露，对于芯片封装技术领域的发展至关重要。

发明内容

为了克服上述现有共形屏蔽的SIP封装电磁屏蔽方案的辐射泄露问题，尤其是封装基板与电路基板连接处的球栅阵列的辐射泄露问题，本发明提供了一种抗辐射泄露的共形屏蔽SIP封装结构，该结构充分利用了Bethe小孔耦合理论，实现了对辐射泄露的抑制。

为了解决上述技术问题，本发明技术方案为：

本发明包括镀膜、上塑封、球栅阵列、电路基板和下塑封；封装基板为待抗辐射泄露的对象，封装基板通过球栅阵列与电路基板连接；在封装基板的一侧表面覆盖上塑封，在封装基板的另一侧表面覆盖球栅阵列和下塑封，在上塑封、封装基板、球栅阵列和下塑封的周围表面和上塑封的外表面均包覆有镀膜，球栅阵列外侧穿过下塑封和电路基板电连接，镀膜和电路基板在边缘之间具有间隙。

所述的封装基板通过镀膜、球栅阵列和电路基板构成了一个屏蔽腔，起到电磁屏蔽的作用。

在封装基板的另一侧表面上设置并电连接球栅阵列，球栅阵列未占据的封装基板的另一侧表面上均覆盖设置下塑封。

所述的球栅阵列主要由主要辐射源、地焊球和非主要辐射源焊球阵列布置构成，主要辐射源布置在封装基板的辐射热点，辐射热点可能有多个，一个辐射热点放置一个主要辐射源。

在靠近辐射热点的封装基板外边缘处连续布置多个地焊球，且各个地焊球之间紧邻间隔布置，从而该多个地焊球在主要辐射源附近连续分布，连续布置的多个地焊球内部相邻的间隔根据连续布置的多个地焊球整体与主要辐射源之间的距离调整，使得地焊球之间的间隙最小。

在未靠近辐射热点的封装基板其他外边缘处间隔布置地焊球，使得在远离主要辐射源所在区域的地焊球间隔分布，并且在沿平行于镀膜和电路基板之间的每条间隙所在方向上，在间隔布置的相邻两处地焊球之间布置有非主要辐射源焊球，这样与表层走线相连的非主要辐射源焊球可设置在地焊球的间隔中，从而避免形成了镀膜和电路基板之间的较大电缝隙。

各个非主要辐射源焊球电连接到封装基板中的各个信号输出端，可以是单个非主要辐射源焊球电连接到封装基板中的单个信号输出端，也可以是多个非主要辐射源焊球电连接到封装基板中的一个信号输出端；非主要辐射源焊球的另一端电连接到电路基板表层或者内部层，经电路基板表层或者内部层引出到外部的信号接收端或者信号控制端；