[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，半导体结构包括：基底，包括有源区；隔离结构，位于基底中且环绕有源区，隔离结构顶面呈台阶状，包括朝向有源区的第一台阶部、侧壁与第一台阶部顶面相连的过渡台阶部、以及侧壁与过渡台阶部顶面相连的第二台阶部，第一台阶部、过渡台阶部和第二台阶部的顶面依次增高，第二台阶部顶面高于基底表面；栅氧化层，位于有源区的基底表面；栅极层，覆盖有源区的栅氧化层并延伸覆盖第一台阶部和过渡台阶部；栅极插塞，位于过渡台阶部的顶部上方且电连接栅极层。本发明使得位于过渡台阶部顶部的栅极层被保留，从而使栅极插塞与位于过渡台阶部顶部上方的栅极层电连接。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在现有的半导体器件中，通常在衬底上形成不同工作电压的器件，例如，低压(LV)器件、高压器件(HV)和中压(MV)器件。

随着半导体制程技术的发展，半导体器件的关键尺寸不断缩小，从而导致栅极耗尽效应越来越严重。为了更好地克服栅极耗尽效应等问题，采用高k栅介质层后形成栅电极层(high k last metal gate last)工艺以及替代栅工艺成为了目前常用的工艺。

其中，与低压器件相比，高压器件和中压器件的工作电压较高，高压器件和中压器件的尺寸相应较大，因此，高压器件和中压器件仍采用多晶硅栅极，而低压器件采用金属栅极。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构，包括：基底，包括有源区；隔离结构，位于所述基底中且环绕所述有源区，与所述有源区相邻的所述隔离结构的顶面呈台阶状，所述隔离结构包括朝向所述有源区的第一台阶部、侧壁与所述第一台阶部顶面相连的过渡台阶部、以及侧壁与所述过渡台阶部顶面相连的第二台阶部，所述第一台阶部、过渡台阶部和第二台阶部的顶面依次增高，且所述第二台阶部的顶面高于所述基底表面；栅氧化层，位于所述有源区的基底表面；栅极层，位于所述有源区中且覆盖所述栅氧化层，所述栅极层还延伸覆盖所述第一台阶部和过渡台阶部；栅极插塞，位于所述过渡台阶部的顶部上方，且电连接所述栅极层。

相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，包括用于形成第一器件的第一有源区，所述基底中形成有环绕所述第一有源区且具有台阶状顶面的隔离结构，所述隔离结构包括朝向所述第一有源区的第一台阶部、以及侧壁与所述第一台阶部顶面相连的第二台阶部，所述第一台阶部和第二台阶部的顶面依次增高，且所述第二台阶部的顶面高于所述基底表面，所述第一有源区的基底表面形成有第一栅氧化层；对靠近所述第一台阶部一侧的部分所述第二台阶部进行刻蚀，形成过渡台阶部，所述过渡台阶部的侧壁与所述第一台阶部的顶面相连，且所述过渡台阶部的顶面高于所述第一台阶部的顶面；在所述第一有源区中，形成覆盖所述第一栅氧化层的栅极层，所述栅极层还延伸覆盖所述第一台阶部和过渡台阶部；在所述过渡台阶部的顶部上方形成电连接所述栅极层的栅极插塞。

与现有技术相比，本发明实施例的技术方案具有以下优点：