[发明专利]数据处理装置及配置方法、神经网络处理器、芯片、设备

说明书

本申请实施例公开了一种数据处理装置，包括：控制单元；以及M级逻辑单元，M是大于1的整数，所述M级逻辑单元层叠设置，所述M级逻辑单元中的第一级逻辑单元与所述控制单元相连；其中，每一级逻辑单元内部设置有贯穿通道，以实现第M级逻辑单元往所述控制单元的数据传输的传输通道，并且所述M级逻辑单元中的一部分逻辑单元包括打拍寄存器。本申请实施例还公开了一种配置数据处理装置的方法、神经网络处理器、芯片及电子设备。

技术领域

本申请实施例涉及但不限于电子信息技术领域，尤其涉及一种数据处理装置及配置方法、神经网络处理器、芯片、设备。

背景技术

近年来，卷积神经网络(Convolutional Neural Network，CNN)在诸多领域取得广泛的成功，如人脸识别，智能视频监控，自动驾驶等。

在相关技术中的一种用于卷积神经网络计算的数据处理装置中，最后一级的逻辑单元得到目标数据后，会直接通过最后一级逻辑单元与控制单元之间直连的外部走线向控制单元传输目标数据，以使控制单元对目标数据进行控制，然而，由于数据处理装置中设置外部走线，导致数据处理装置的尺寸大。

发明内容

本申请实施例提供一种数据处理装置及配置方法、神经网络处理器、芯片、设备。

第一方面，提供一种数据处理装置，包括：控制单元；以及

M级逻辑单元，M是大于1的整数，所述M级逻辑单元层叠设置，所述M级逻辑单元中的第一级逻辑单元与所述控制单元相连；

其中，每一级逻辑单元内部设置有贯穿通道，以实现第M级逻辑单元往所述控制单元的数据传输的传输通道，并且所述第M级逻辑单元中的一部分逻辑单元包括打拍寄存器。

第二方面，提供一种配置数据处理装置的方法，所述方法包括：

设置控制单元；

层叠设置M级逻辑单元，M是大于1的整数，并且将所述M级逻辑单元中的第一级逻辑单元与所述控制单元相连；

在每一级逻辑单元内部中设置贯穿通道，以实现第M级逻辑单元往所述控制单元的数据传输的传输通道；以及

在所述M级逻辑单元中的一部分逻辑单元内设置打拍寄存器。

第三方面，提供一种神经网络处理器，所述神经网络处理器包括上述的数据处理装置。

第四方面，提供一种芯片，包括上述的神经网络处理器。

第五方面，提供一种电子设备，包括上述的芯片。

在本申请实施例中，由于M级逻辑单元层叠设置，且每一级逻辑单元内部设有贯穿通道，从而第M级逻辑单元可以通过每一级逻辑单元内部设置的贯穿通道来传输数据，进而避免了需要在数据处理装置的外部设置走线的情况，使得数据处理装置整体的尺寸小；另外，由于在M级逻辑单元中的一部分逻辑单元中设置打拍寄存器，能够消除时序违例的困扰。

附图说明

图1为本申请实施例提供的一种卷积神经网络的矩阵乘加计算的过程示意图；

图2为本申请实施例提供的一种数据处理装置的物理实现模型示意图；

图3a为相关技术中提供的一种数据处理装置的物理实现结构示意图；

图3b为相关技术中提供的另一种数据处理装置的物理实现结构示意图；

图3c为相关技术中提供的又一种数据处理装置的物理实现结构示意图；

图4为本申请实施例提供的一种数据处理装置的结构示意图；

图5为本申请实施例提供的另一种数据处理装置的结构示意图；