[发明专利]像素电路

说明书

一种像素电路，包括电容及第一至第六晶体管。第一晶体管的第一端、控制端及第二端分别耦接第一至第三节点。第二晶体管的第一端接收数据信号。第二晶体管的第二端耦接第三节点。第三晶体管的第一及第二端分别耦接第一及第二节点。第四晶体管的第一端接收系统高电压。第四晶体管的第二端耦接第一节点。第五晶体管的第一及第二端分别耦接第三节点及发光元件。第六晶体管的第一端耦接第五晶体管的第二端。第六晶体管的第二端接收参考电压。电容耦接于第二节点和第六晶体管的第一端之间。第二及第三晶体管同时导通及关断。

技术领域

本发明有关于一种像素电路，特别有关于一种适用于低画面更新率的像素电路。

背景技术

随着数字显示装置的需求日益增加，低画面更新率(或称低帧率，Low FrameRate)广泛应用在显示装置中，用以降低电源消耗，达到省电、延长使用时间的目的。

然而，在画面未进行更新时，维持先前画面的帧数在发光阶段显示的亮度会不稳定，将导致闪烁。

因此，如何解决以上问题为本领域的重要课题。

发明内容

本发明提供一种像素电路。像素电路包含第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管以及电容。第一晶体管的第一端耦接第一节点。第一晶体管的控制端耦接第二节点。第一晶体管的第二端耦接第三节点。第二晶体管的第一端接收数据信号。第二晶体管的第二端耦接第三节点。第三晶体管的第一端耦接第一节点。第三晶体管的第二端耦接第二节点。第四晶体管的第一端接收系统高电压。第四晶体管的第二端耦接第一节点。第五晶体管的第一端耦接第三节点。第五晶体管的第二端耦接发光元件。第六晶体管的第一端耦接第五晶体管的第二端。第六晶体管的第二端接收参考电压。电容耦接于第二节点和第六晶体管的第一端之间。第二晶体管和第三晶体管同时导通及关断。

本发明还提供一种像素电路。像素电路包含第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管以及电容。第一晶体管的第一端耦接第一节点，第一晶体管的控制端耦接第二节点，第一晶体管的第二端耦接第三节点。第二晶体管的第一端耦接第三节点，第二晶体管的第二端接收数据信号。第三晶体管的第一端耦接第一节点，第三晶体管的第二端耦接第二节点。第四晶体管的第一端耦接第一节点，第四晶体管的第二端接收系统高电压。第五晶体管的第一端耦接发光元件，第五晶体管的第二端耦接第三节点。第六晶体管的第一端耦接第五晶体管的第一端，第六晶体管的第二端接收参考电压。电容耦接于第二节点和第六晶体管的第一端之间。第二晶体管和第六晶体管同时导通及关断。

综上所述，藉由本发明像素电路的设计，在未进行画面更新的帧数与进行画面更新的帧数中，经由相同电压电平及相同时间长度，对像素电路的发光元件的阳极端进行重置，使得像素电路的暗态能保持一致。且藉由本发明像素电路的设计，在未进行画面更新的帧数中，第一晶体管的控制端的电压电平保持在相近于前一次进行画面信号更新的电压电平(即补偿电压电平)。如此一来，便能在降低画面更新率时，稳定发光亮度，避免产生闪烁的现象。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为根据本发明的部分实施例绘示一种显示装置的示意图。

图2为根据本发明额部分实施例绘示一种像素电路的示意图。

图3为根据本发明的部分实施例绘示一种像素电路在进行画面更新时的信号波形示意图。

图4A为根据本发明的部分实施例绘示在进行画面更新中第一期间内像素电路中各晶体管的状态示意图。

图4B为根据本发明的部分实施例绘示在进行画面更新中第二期间内像素电路中各晶体管的状态示意图。

图4C为根据本发明的部分实施例绘示在进行画面更新中第三期间内像素电路中各晶体管的状态示意图。