[发明专利]一种提升DCNN计算阵列效率的系统及方法

说明书

本发明公开了一种提升DCNN计算阵列效率的系统及方法，包括全局缓冲区、本地缓冲区、数据分发控制器和计算阵列控制器；所述全局缓冲区存储DCNN计算的输入图像、网络参数以及计算过程中的临时数据，与本地缓冲区连接；所述本地缓冲区存储计算阵列控制器每次计算时的输入数据，与计算阵列控制器连接；所述数据分发控制器通过读全局缓冲区控制模块从全局缓冲区读出数据，通过写本地缓冲区控制模块写入本地缓冲区；所述计算阵列控制器通过读本地缓冲区控制模块读出待计算数据，计算完成后通过写全局缓冲区控制模块写回全局缓冲区；本发明在不增加成本的情况下，大幅提升DCNN的计算效率。

技术领域

本发明涉及一种提升DCNN计算阵列效率的系统及方法，属于卷积神经网络技术领域。

背景技术

随着深度学习的发展，深度卷积神经网络DCNN成为应用最为广泛的网络结构，在图像、语音等领域应用广泛，深度卷积神经网络的核心算法是卷积计算，卷积计算在整个神经网络的计算中占据核心地位，如何提升DCNN计算效率是一个急需解决的问题。

现有技术中，采用乒乓SRAM的方法，来提升计算效率，这种方式把SRAM大小直接翻倍，面积也就直接翻倍，相应成本也翻倍了，同时也增加了系统功耗；而在ASIC中，SRAM的成本是昂贵的。

发明内容

针对上述存在的技术问题，本发明的目的是：提出了一种提升DCNN计算阵列效率的系统及方法，在不花费额外成本的条件下大幅提升计算阵列的计算效率。

本发明的技术解决方案是这样实现的：一种提升DCNN计算阵列效率的系统，包括全局缓冲区、本地缓冲区、数据分发控制器和计算阵列控制器；

所述全局缓冲区存储DCNN计算的输入图像、网络参数以及计算过程中的临时数据，与本地缓冲区连接；

所述本地缓冲区存储计算阵列控制器每次计算时的输入数据，与计算阵列控制器连接；

所述数据分发控制器通过读全局缓冲区控制模块从全局缓冲区读出数据，通过写本地缓冲区控制模块写入本地缓冲区；

所述计算阵列控制器通过读本地缓冲区控制模块读出待计算数据，计算完成后通过写全局缓冲区控制模块写回全局缓冲区。

优选的，所述本地缓冲区包括写端口单元、写缓冲寄存器、SRAM、读缓冲寄存器、读端口单元和读写缓冲控制单元；所述写端口单元接入写缓冲寄存器；所述读缓冲寄存器接入有读端口单元；所述写缓冲寄存器和读缓冲寄存器设置在SRAM两端，并通过读写缓冲控制单元控制写缓冲寄存器和读缓冲寄存器的单元逻辑。

优选的，所述写端口单元的位宽为8Bits x N；所述写缓冲寄存器的位宽为8Bitsx N；所述SRAM的深度为P，位宽为8Bits x N；所述读缓冲寄存器的位宽为8Bits x N；所述读端口单元的位宽为8Bits；其中N的数值为2的n次方，n≥1。

优选的，所述本地缓冲区包括多个本地缓冲阵列（X，Y，Z），其中X表示阵列的纵向方向，Y表示阵列的横向方向，Z表示每个缓冲的深度；每个（X，Y）坐标点表示缓冲阵列中在X行，Y列的位置存在一个物理缓存，缓存基于SRAM实现；每个（X，Y，Z）坐标点表示缓冲阵列中在X行，Y列的位置存在的一个物理缓存缓存基于SRAM实现，SRAM深度为Z。

一种提升DCNN计算阵列效率的方法，包括如下步骤， S100，设置DCNN计算内核所需的基本配置，将DCNN处理所需的所有输入参数录入全局缓冲区待用；

S200，设置卷积处理所需的配置，启动DCNN计算内核运行；

S300，从全局缓冲区读取卷积处理所需的参数，然后向本地缓冲区写入所需的参数，当参数全部写入本地缓冲区后，向计算阵列控制器发出计算开始信号：