[发明专利]半导体元件及其制备方法

权利要求书

1.一种半导体元件，包括：

一基板，包括一中心区域和围绕该中心区域的一外围区域；

一第一栅极堆叠，位于该基板的该外围区域上；以及

一主动柱，位于该基板的该中心区域中；

其中该第一栅极堆叠的一顶表面与该主动柱的一顶表面位于一相同的垂直高度。

2.如权利要求1所述的半导体元件，其中该主动柱包括位于该中心区域中的一底部掺杂区域、位于该底部掺杂区域上的一通道区域、以及位于该通道区域上的一顶部掺杂区域，其中该通道区域的一底部与该基板的一顶表面位于一相同的垂直高度，且该顶部掺杂区域的一顶表面与该第一栅极堆叠的该顶表面位于一相同的垂直高度。

3.如权利要求2所述的半导体元件，还包括一位元线，其包括一连接部和一延伸部，其中该连接部在一第一方向上延伸且相邻于该底部掺杂区域平行于该第一方向的一侧，其中该延伸部连接到该连接部的一端且在垂直于该第一方向的一第二方向上延伸。

4.如权利要求3所述的半导体元件，其中该延伸部的一顶表面与该第一栅极堆叠的该顶表面位于一相同的垂直高度。

5.如权利要求4所述的半导体元件，还包括一绝缘间隔物，其位于该延伸部和该主动柱之间。

6.如权利要求5所述的半导体元件，还包括一粘合层，其位于该连接部和该底部掺杂区域之间。

7.如权利要求6所述的半导体元件，还包括一字元线，其包括一字元线绝缘层和一字元线导电层，两者都在垂直于该第一方向和该第二方向的一第三方向上延伸，其中该字元线绝缘层附接到该主动柱平行于该第三方向的一侧，且该字元线导电层附接到该字元线绝缘层。

8.如权利要求7所述的半导体元件，其中该字元线导电层的一底部的一垂直高度低于该通道区域的该底部的该垂直高度，且该字元线导电层的一顶表面的一垂直高度高于该通道区域的一顶表面的一垂直高度。

9.如权利要求8所述的半导体元件，还包括一第一绝缘层，其位于该中心区域上且围绕该第一栅极堆叠。

10.如权利要求9所述的半导体元件，还包括一第二绝缘层，其平行于该第一方向且与多个所述位元线相邻设置，其中该第二绝缘层的一底部的一垂直高度低于该底部掺杂区域的该底部的一垂直高度。

11.如权利要求10所述的半导体元件，还包括一第三绝缘层，其平行于该第三方向且相邻于该字元线导电层。

12.如权利要求11所述的半导体元件，还包括一位元线接触，其位于该延伸部上。

13.如权利要求12所述的半导体元件，还包括一电容接触，其位于该顶部掺杂区域上。

14.如权利要求13所述的半导体元件，其中该第一栅极堆叠包括位于该外围区域上的一第一栅极绝缘层、位于该第一栅极绝缘层上的一第一栅极底部导电层、位于该第一栅极底部导电层上的一第一栅极填充层、以及位于该第一栅极填充层上的一第一栅极掩模层，其中该第一栅极掩模层的一顶表面与该顶部掺杂区域的该顶表面位于一相同垂直高度。

15.如权利要求14所述的半导体元件，其中该第一栅极绝缘层具有介于大约0.5nm到大约5.0nm的一厚度。

16.如权利要求15所述的半导体元件，还包括一第二栅极堆叠，其位于该基板的该外围区域上，其中该第二栅极堆叠的一顶表面与该第一栅极掩模层的该顶表面位于一相同的垂直高度。