[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：提供衬底，衬底包括第一区，第一区上具有第一鳍部；在衬底上形成初始隔离层；在衬底上形成第一栅极结构；在第一栅极结构两侧的第一鳍部内形成第一源漏开口；回刻蚀部分初始隔离层，形成隔离层；在第一源漏开口内形成第一源漏掺杂层，第一源漏掺杂层内具有第一源漏离子。通过回刻蚀部分初始隔离层，形成隔离层，使得隔离层暴露出更多的第一源漏开口，进而降低隔离层对通过外延生长所形成的第一源漏掺杂层的限制，使得第一源漏掺杂层的体积增大。当第一源漏掺杂层的体积增大时，对应的在第一源漏掺杂层内掺入的第一源漏离子剂量也会增多，进而提升第一源漏掺杂层之间的电流，使得最终形成的半导体结构的性能提升。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，进而提高器件的性能。然而，随着器件面积的不断缩小，问题也随之产生。随着晶体管尺寸的急剧减小，栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大，使晶体管的沟道漏电流增大。

MOS管缩小进而栅极变短，从而在栅极下面的电流沟道也跟着变短，当MOS管沟道缩短到一定程度时，就会出现短沟道效应。理论上说，沟道长度为源极前延到漏极前延的距离，然而，沟道的有效长度会受到源极和漏极与衬底形成的结面空泛区的影响而发生变化。当沟道长度与结面空泛区的深度相当或者更短时，结面空泛区会明显的切入电流沟道，导致栅极阈值电压降低，这便是短沟道效应。

为了降低半导体器件的短沟道效应，现有技术中通常会增加栅极结构沿鳍部延伸方向上的第一宽度尺寸。然而，当增加栅极结构第一宽度尺寸的同时也会产生其他的问题，使得最终形成的半导体结构的性能降低。因此，现有技术中形成的半导体结构的性能仍有待提升。

发明内容

本发明解决的技术问题是提供一种半导体结构的形成方法，能够有效提升最终形成的半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区，所述第一区上具有若干相互分立的第一鳍部；在所述衬底上形成初始隔离层，所述初始隔离层覆盖所述第一鳍部的部分侧壁表面，且所述初始隔离层的顶部表面低于所述第一鳍部的顶部表面；在所述衬底上形成第一栅极结构，所述第一栅极结构横跨所述第一鳍部，且所述第一栅极结构覆盖所述第一鳍部的部分侧壁和顶部表面；在所述第一栅极结构两侧的第一鳍部内形成第一源漏开口；回刻蚀部分位于所述第一区上的初始隔离层，形成隔离层，所述第一源漏开口的底部表面高于所述隔离层的顶部表面；在所述第一源漏开口内形成第一源漏掺杂层，所述第一源漏掺杂层内具有第一源漏离子。

可选的，回刻蚀部分所述初始隔离层的厚度为0nm～20nm。

可选的，所述隔离层的厚度为30nm～100nm。

可选的，所述初始隔离层的形成方法包括：在所述衬底上形成隔离材料层，所述隔离材料层覆盖所述第一鳍部的侧壁；去除部分所述隔离材料层，形成所述初始隔离层，所述初始隔离层的顶部表面低于所述第一鳍部的顶部表面。

可选的，所述隔离层的材料包括：氧化硅、氮化硅或氮氧化硅。

可选的，所述衬底还包括第二区，所述第一区和所述第二区沿第一方向平行排布，所述第二区上具有若干相互分立的第二鳍部；所述初始隔离层覆盖所述第二鳍部的部分侧壁表面，且所述初始隔离层的顶部表面低于所述第二鳍部的顶部表面。

可选的，在形成所述第一栅极结构的过程中，还包括：在所述衬底上形成第二栅极结构，所述第二栅极结构横跨所述第二鳍部，且所述第二栅极结构覆盖所述第二鳍部的部分侧壁和顶部表面。